

# FPGA 実装を目的とした系再構成型システムの設計

池田 京輔<sup>†</sup> 吉川 雅也<sup>††</sup> 望月 寛<sup>††</sup>  
<sup>†</sup> 日本大学大学院理工学研究科 <sup>††</sup> 日本大学理工学部

## 1. はじめに

あるコントローラの故障時に他のコントローラの計算資源余裕を利用することでシステムを再構成し、系全体の機能を維持する系再構成型システム (Flexible System Reconfiguration: FSR) を提案し、分散システムへの適用を検討している<sup>[1]</sup>。本研究では、本システムを広く適用可能とするために、ハードウェア構成を柔軟に変更可能な FPGA を用いたシステムの設計及び高機能化について検討する。

## 2. 系再構成型システムの概要

分散システムを構成する各コントローラには十分な計算資源余裕があると仮定する。それらを利用することにより、一部のコントローラが故障した際に、従来のように予備系を用いることなく、他のコントローラの資源余裕を利用して担っていた機能を代行させる手法を提案し、これを系再構成型システムと定義した<sup>[1]</sup>。図 1 に系再構成型システム構築用 (FSR) ユニットを用いた分散システムの構成を示す。コントローラやセンサ・アクチュエータに対して外付けとなるように配置された FSR ユニットが制御レジスタ情報の収集や更新、及び故障診断を受けた I/O 切替を行う構成になっている。また、コントローラの故障時に、機能リリーフしたいコントローラと該当するセンサ・アクチュエータとの通信路をユニットを介して確保する。外付けとなるように配置されているため、このユニット自身の故障は通常の系には影響を与えない。

## 3. FPGA を用いた系再構成型システムの基本構成

前章を踏まえて、現在、FPGA 実装を目的とした系再構成型システムの基本設計を行っている。図 2 に示した構成図では、FPGA ワンチップ内に 2 つのコントローラと FSR ユニット、周辺回路としてカウンタ回路とリリーフ用カウンタ回路を有する。そして、FPGA に実装した後、片方のコントローラにスイッチにより擬似故障を与えた結果、リリーフ系のカウンタ回路を用いて故障系の機能リリーフを行い、系再構成型システムの基本性能を満足していることを確認した。

## 4. FPGA を用いた系再構成型システムの高機能化

これまでの検討を踏まえて、本章では FPGA を用いた系再構成型システムの高機能化について検討した。まず、CPU 負荷測定用回路を独立した形で実装する。これにより、各ソフトウェアの CPU 負荷を踏まえた機能リリーフを行うことができ、通常系への過負荷状態を回避することが可能となると考える。

また、機能リリーフ時にハードウェア資源余裕がない場合、一時的に該当するペリフェラルを FPGA 上に構築し機




図1. 系再構成ユニットを含んだ分散システムの構成図




図2. FPGA に実装した系再構成型システムの構築図

能リリーフを実現するために、他の機能を実行したまま一部の機能のみを再構成可能なパーシャルリコンフィギュレーション機能を適用する。

さらに、故障系の同定や残存コントローラへの機能リリーフなど、系再構成に必要な機能は通常処理と独立して構築することが望ましい。このことを踏まえて、タスクスケジューラ機能や MMU (Memory Management Unit) を有するリアルタイム OS に系再構成機能を集約する手法も有効であると考えられる。

## 5. まとめ

本稿では、筆者らが提案する系再構成型システムについて、FPGA 上での実装を目的とした検討を行った。まず、FPGA を用いた系再構成型システムの設計・実装を行った後、模擬故障に対する基本的なリリーフ機能が実現できることを確認した。また、FPGA の特徴を踏まえた高機能化について、CPU 負荷測定用回路、パーシャルリコンフィギュレーション機能、リアルタイム OS の適用したシステムについて示した。

今後は、提案した高機能化手法を FPGA に実装した後、リリーフ性能を評価することで研究の深度化を図る。

## 参考文献

[1] 望月他, 信学技報, Vol.112, No.362 pp.17-20 (2012).