微小遅延欠陥を対象とするテストパターン順序付け法の高速化

魚谷　果那†　　岩田　大志††　　山口　賢一††
† 奈良工業高等専門学校 専攻科 電子情報工学専攻　††奈良工業高等専門学校 情報工学科

1. 研究背景

回路のパス内で微小な遅延時間を発生させる微小遅延欠陥は，出荷テスト時のクロックサイクルを製品のクロックサイクルと同程度にすれば発見可能である．しかし，テスタのクロックサイクルを高速にするとテストコストが増大してしまうという問題がある．

微小遅延欠陥を考慮したテストパターン評価指標である統計的遅延品質レベル(Statistical Delay Quality Level)と，最長活性化パスの長さを利用したテストパターン順序付け法は文献[1]で提案されている．生成したテストパターンに対し統計的遅延品質レベルを算出し，基準となるテストパターンを1つ抽出する．抽出した1つのテストパターンを基準とし，最長活性化パス長を用いた順序付け法を適用すると，微小遅延欠陥を多く含む確率の高い順にテストパターンを順序付けすることができる．

文献[1]の手法では，全てのテストパターンに対して統計的遅延品質レベルと活性化パス長の算出を行う必要がある．そのため，大規模回路に対して実用的な時間で適用できないという問題がある．本稿では，SDQLと活性化パスの算出を行うテストパターンを選択する方法を提案し，微小遅延欠陥をより多く含む確率の高い順にテストパターンを順序付けすることを目的とする．

2. 提案手法

2.1 提案アルゴリズム

テスト対象回路に対し，遷移故障モデルを用いた故障シミュレーションを行い，全故障Ｆに対するテストセットＰを生成する．Ｐに提案するアルゴリズムを適用し，順序付けテスト系列Ｔを生成する．本節では提案する順序付け法のアルゴリズムを示す．

① Ｆの最長活性化パス長を各故障に対して求める
② 最長活性化パス長を用いて，各テストパターンp∈Ｐが活性化する故障の最長活性化パス長合計値ｓを抽出する
③ 各p∈Ｐのｓに対して，しきい値Ｎを決定する
④ ｓ＞Ｎであるテストパターンに対して，SDQLと，実際の検出パス長を算出する
⑤ ｓ＜Ｎ であるテストパターンに対しては，最長活性化パス長の値を検出パス長とする
⑥ 最小のSDQLを持つテストパターンを１番目のテストパターンとしてＰからＴへ抽出する
⑦ Ｔの最大検出パス長と，各p∈Ｐが持つ検出パス長を故障ごとに比較し，各々合計値を算出する
⑧ 最大の合計値を持つ一つのp∈ＰをＴに抽出する
⑨ Ｐが空になるまで⑦～⑧を繰り返す

2.2 検出パス長算出例

表 1 には，2.1 節の⑥～⑦で行う検出パス長計算の例を示している．順序付け済みのテストパターン系列Ｔの最大検出パス長と，テストパターン集合Ｐのあるパターンａについて，故障箇所別で比較し，大きい方を選択し，合計値を求めている．Ｔ の各テストパターンに対して合計値を求め，最大の合計値を持つテストパターンをＴに抽出し順序付けている．

表１：検出パス長の比較

故障箇所	パターンＴ 検出パス長	パターンａ 検出パス長	パターンT+a 検出パス長
f1	49.17	49.26	49.26
f2	49.54	0	49.54
f3	49.44	49.45	49.44
f4	0	49.53	49.53
SUM	-	-	197.77

3. まとめと今後の予定

SDQL と活性化パスを用いたテストパターン順序付け法は微小遅延欠陥に対し有効である．本稿では，SDQL と活性化パスを用いたテストパターン順序付け法を実用的な時間で適用するための提案を行った．

今後の予定として，順序付けたテストパターン系列のSDQL の値を観測し，推移の評価を行う．

参考文献

［1］ Michiko INOUE, Akira TAKETANI, Tomokazu YONEDA, and Hideo FUJIWARA
”Test Pattern Ordering and Selection for High Quality Test Set under Constraints” IEICE TRANS. INF. & VOL.E95-D, NO.12, pp.3001-3009, DECEMBER 2012

Copyright © 2014 IEICE