No |
263775 |
標題(和) |
多相回路の素子値ミスマッチと占有面積に関する一検討 |
標題(英) |
A Study on Circuit Element Value Mismatches and Occupied Area of Poly-phase Circuits |
研究会名(和) |
通信方式, 回路とシステム |
研究会名(英) |
Communication Systems, Circuits and Systems |
開催年月日 |
2020-02-27 |
終了年月日 |
2020-02-28 |
会議種別コード |
5 |
共催団体名(和) |
|
資料番号 |
CAS2019-120, CS2019-120 |
抄録(和) |
アナログ集積回路においては抵抗比で利得が決まる増幅回路のように素子値の一律の変動には回路特性が感度を持たない回路がよく利用される.そのため素子値の比の誤差,つまり素子値ミスマッチの影響が重要である.本稿では無線信号の変調精度に影響する多相回路のミスマッチについて検討する.6 相や8 相といった多相回路を相数が少ない回路と同じチップ面積で作成するにはひとつひとつの回路素子を小さくする必要がある.回路素子を小さくするとミスマッチとしては劣化傾向にあるのだが相数を多くするとミスマッチに対する感度が小さくなるので結果的に同じ専有面積なら相の数によらず実現可能な変調精度はほぼ一定となることを報告する. |
抄録(英) |
An effect of the circuit element value error to modulated signal error in polyphase circuits is described. The sensitivity of the modulated signal to an element value is inversely proportional to the phase number n of the\r\npoly-phase circuit, and circuit elements with larger error are acceptable when n is increased. As the result, the occupied area to keep the required accuracy of the modulated signal is independent of the number of the phase n. |
収録資料名(和) |
電子情報通信学会技術研究報告 |
収録資料の巻号 |
Vol.119, No.423,424 |
ページ開始 |
131 |
ページ終了 |
136 |
キーワード(和) |
アナログ多相回路,素子感度解析,ミスマッチ,占有面積 |
キーワード(英) |
polyphase circuit,,element value error analysis,modulation error,,occupied area |
本文の言語 |
JPN |
著者(和) |
山路隆文 |
著者(ヨミ) |
ヤマジ タカフミ |
著者(英) |
Takafumi Yamaji |
所属機関(和) |
崇城大学 |
所属機関(英) |
Sojo University |
著者(和) |
清水暁生 |
著者(ヨミ) |
シミズ アキオ「 |
著者(英) |
Akio Shimizu |
所属機関(和) |
有明工業高等専門学校 |
所属機関(英) |
National Institute of Technology, Ariake College |