| No | 23857 |
|---|---|
| 標題（和） | ヘッダ誤り制御によるセル同期方式の一検討 |
| 標題（英） | Cell delineation technique using header error control bits |
| 研究会名（和） | 回路とシステム; 通信方式; ディジタル信号処理 |
| 研究会名（英） | Circuits and Systems; Communication Systems; Digital Signal Processing |
| 開催年月日 | 1990-03-26 |
| 終了年月日 | 1990-03-27 |
| 会議種別コード | 2 |
| 共催団体名（和） | 電気学会 |
| 資料番号 | CAS89-152 // CS89-112 // DSP89-51 |
| 抄録（和） | さらに、本論文では、1ビット毎CRC演算結果の得られるすべてのセル同期方式に適用てきるセル同期パタ-ン誤一致検出確率の導出法を提案するとともに、コセットリ-ダを用いた場合の誤一致検出確率の導出法を示した。 |
| 抄録（英） | And this paper proposes a calculation method of quasi-cell-synchronizing-pattern matching probability. |
| 収録資料名（和） | 電子情報通信学会技術研究報告 |
| 収録資料の巻号 | Vol.89 No.474,475 Vol.85 No.476,477 Vol.89 No.478,479 |
| ページ開始 | 87 |
| ページ終了 | 93 |
| キーワード（和） | 並列処理 |
| キーワード（英） | Parallel control |
| 本文の言語 | JPN |
| 著者（和） | 戸倉信之 |
| 著者（ヨミ） | トクラノブユキ |
| 著者（英） | Tokura Nobuyuki |
| 所属機関（和） | NTT 伝送システム研究所 |
| 所属機関（英） | NTT Transission Systems Laboratories |
| 著者（和） | 龍野秀雄 |
| 著者（ヨミ） | タツノヒデオ |
| 著者（英） | Tatsuno Hideo |
| 所属機関（和） | NTT 伝送システム研究所 |
| 所属機関（英） | NTT Transission Systems Laboratories |