| No | 113661 |
|---|---|
| 標題（和） | CMOS高速クロック&データ リカバリ回路 |
| 標題（英） | Development of CMOS High-Speed Clock & Data Recovery Circuit |
| 研究会名（和） | ソサイエティ大会 |
| 研究会名（英） | Society Conference |
| 開催年月日 | 2000-09-30 |
| 終了年月日 | 2000-10-03 |
| 会議種別コード | 1 |
| 共催団体名（和） | |
| 資料番号 | C-12-17 |
| 抄録（和） | 4.25Gbps動作のクロック&データリカバリ(CDR)回路を0.25umCMOSプロセスを用いて開発した。クロックとデータとの位相調整にアナログ型位相補間回路(PI)を用い、さらにPIの制御回路を非同期化することで高分解能の位相調整と高速動作を実現した。出力クロックのジッタ量は約80psであった。 |
| 抄録（英） | |
| 収録資料名（和） | 2000年電子情報通信学会ソサイエティ大会講演論文集(分冊1〜6) |
| 収録資料の巻号 | |
| ページ開始 | |
| ページ終了 | |
| キーワード（和） | 非同期回路 |
| キーワード（英） | Asynchronous Circuit |
| 本文の言語 | JPN |
| 著者（和） | 山口晃一 |
| 著者（ヨミ） | ヤマグチコウイチ |
| 著者（英） | Yamaguchi Kouichi |
| 所属機関（和） | 日本電気 |
| 所属機関（英） | NEC |
| 著者（和） | 深石宗生 |
| 著者（ヨミ） | フカイシムネオ |
| 著者（英） | Fukaishi Muneo |
| 所属機関（和） | 日本電気 |
| 所属機関（英） | NEC |
| 著者（和） | 中村和之 |
| 著者（ヨミ） | ナカムラカズユキ |
| 著者（英） | Nakamura Kazuyuki |
| 所属機関（和） | 日本電気 |
| 所属機関（英） | NEC |
| 著者（和） | 広田義則 |
| 著者（ヨミ） | ヒロタヨシノリ |
| 著者（英） | Hirota Yoshinori |
| 所属機関（和） | 日本電気 |
| 所属機関（英） | NEC |
| 著者（和） | 四柳道夫 |
| 著者（ヨミ） | ヨツヤナギミチオ |
| 著者（英） | Yotsuyanagi Michio |
| 所属機関（和） | 日本電気 |
| 所属機関（英） | NEC |
| 著者（和） | 中澤陽悦 |
| 著者（ヨミ） | ナカザワヨウエツ |
| 著者（英） | Nakazawa Youetsu |
| 所属機関（和） | 日本電気 |
| 所属機関（英） | NEC |