| 2008年4月20日(日) | 18:00〜20:00 |
| 2008年4月21日(月) | 8:00〜 |
| 2008年4月22日(火) | 8:00〜 |
| 2008年4月21日(月) [会場: 軽井沢プリンスホテル ウエスト・国際会議場 浅間] |
| A | Ba | Bd | C | D |
|---|---|---|---|---|
回路の数値解析理論 |
ADC I |
動画像符号化I |
フロアプラン |
ネットとシステム |
ニューラルシステムとその応用 |
ADC II |
基礎・音声処理 |
FPGAを用いた組込みシステム |
グラフアルゴリズム |
最新シミュレーション技術 |
ミリ波技術の動向と今後の展望I |
特別セッションI |
仕様・アルゴリズム記述言語を用いた設計 |
暗号と情報セキュリティ |
工学的応用における非線形問題 |
ミリ波技術の動向と今後の展望II |
特別セッションII |
メモリ最適化 |
"システムバイオロジー"から合成生物学へ |
インタラクティブセッション(C) |
||||
| 奨励賞表彰式 17:30-17:40 [会場: 長野] | ||||
| 特別招待講演: 「生命をシステムとして理解するための計算戦略 −ペトリネットからペタコンへ−」 宮野 悟(東京大学医科学研究所ヒトゲノムセンター) 17:40-18:40 [会場: 長野] | ||||
| 懇親会 18:40-20:40 [会場: 長野] | ||||
| 2008年4月22日(火) [会場: 軽井沢プリンスホテル ウエスト・国際会議場 浅間] |
| A | Ba | Bd | C | D |
|---|---|---|---|---|
[特別セッション]統計的解析 |
電源回路 |
動画像符号化II |
配線手法 |
組合せ的アルゴリズム |
[特別セッション]ネットワークダイナミクスの基礎と応用 |
センサ |
インタラクティブセッション(Bd) |
[特別企画]SoCの医療とロボット分野への応用 |
新世代の計算限界 |
電磁界シミュレーション |
アナログ集積回路ブロック |
静止画像符号化セッション |
スケジューリング |
[特別セッション]組込みソフトウェア |
[特別セッション]低電力化のための設計・シミュレーション技術 |
実現技術 |
タイミング・電力を考慮した設計 |
分散・協調処理 |
|
カオスと分岐 |
ばらつき関連技術 |
| 題名 | LP Narrowing: 非線形回路の新しい全解探索法 |
| 著者 | *田村 直也 , 須田 広紀, 山村 清隆(中央大学理工学部電気電子情報通信工学科) |
| Page | pp. 1 - 6 |
| Keyword | 非線形回路, 回路シミュレーション, 区間解析, 全解探索, 線形計画法 |
| Abstract | 非線形回路のすべての直流解を求める効率的かつ実用的なアルゴリズムを確立することは，集積回路設計における重要な未解決問題の一つである．この問題は回路に含まれる非線形素子の数の増加とともに計算時間が指数関数的に増大する，非常に難しい問題として知られている．非線形方程式の全解探索法としては区間解析やNCSPのアルゴリズムが有名だが，このような“応用数学よりの”分野で生まれたアルゴリズムを非線形回路解析にそのまま適用したのでは小規模問題に対してすら莫大な計算時間が必要となり，実用的な方法とはならない．本論文では，NCSPの分野の基本的な考え方をベースに，LP縮小という新しいアイデアを導入した，非線形回路のすべての解を求める非常に効率のよいアルゴリズムを提案する．また数値例により提案手法の有効性を実証するとともに，この分野の常識をはるかに超えた30,000変数方程式の全解探索に成功したことを示す．更に，提案手法の実用性を高める方法についても検討を行う． |
| 題名 | 概周期フーリエ変換を用いた複数周波数入力回路のハーモニックバランス法 |
| 著者 | *桑崎 竜弥(神奈川工科大学工学部電気電子工学科), 白滝 順, 奥村 万規子(神奈川工科大学工学部電気電子情報工学科) |
| Page | pp. 7 - 12 |
| Keyword | 概周期フーリエ変換, ハーモニックバランス法 |
| Abstract | 変調回路のような複数周波数入力のある回路をSPICEに代表される時間領域のシミュレータで解析すると非常に時間がかかる．これらの回路を効率的にシミュレーションする手法に定常解析があり，代表的な手法にハーモニックバランス法とシューティング法がある．本論文では，複数の周波数入力の回路に対してハーモニックバランス法とシューティング法を比較する．ハーモニックバランス法では，複数の周波数の比が有理数の場合に限定し，直交であることを保証した概周期フーリエ変換を用いた．例題回路において，シューティング法の方が収束回数は早かったが，演算時間ではハーモニックバランス法の方が短い結果となった． |
| 題名 | スパイキングニューロンに基づくGray A/D Converterの分岐現象 |
| 著者 | *瀧口 真男, 松岡 祐介, 斎藤 利通(法政大学) |
| Page | pp. 13 - 16 |
| Keyword | 分岐, カオス, A/Dコンバータ |
| Abstract | スパイキングニューロンに基づくA/D Converterを紹介する。また、区分線形ベース信号を有するスパイキングニューロンの動作を考察する。ニューロンの動作は1次元パルス位置マップによって記述される。区分線形ベース信号を入力することで区分線形なマップが得られ、多彩な現象を精密に解析できる。本稿ではスパイキングニューロンに基づくGray A/D変換を示し、A/D変換に用いたマップを利用して分岐現象を考察する。 |
| 題名 | 制御性に優れたCentral Pattern Generator Networkの提案 |
| 著者 | *常盤 達司, 山川 烈(九州工業大学大学院) |
| Page | pp. 17 - 22 |
| Keyword | central pattern generator network, quadruped locomotion signals, van der pol equation, gaits |
| Abstract | 本論文で提案するCentral Pattern Generator(CPG) networkは，複数のCPGと一つのリズムジェネレータ(RG)から構成される．各CPGとRGは，Van der Pol方程式(VDP)で表現され，出力波形の振幅，周期がほぼ独立に制御できるというVDP方程式の特長を保持している．さらに，CPG間の位相差を制御するために，各CPGの唯一の結合であるCPGとRG間の結合を通して，各CPGの周期が一時的に制御される．提案CPG networkは，出力波形の振幅・周期，CPG間の位相差をほぼ独立に制御可能であるという特長を持つ．この特長を有するので，本提案モデルは，制御性が求められるロボットの移動運動生成モデルとして実用が期待できる．本論文では，四脚歩行動物の代表的な4つの歩様を生成するCPG networkを設計し，有効性を確認した． |
| 題名 | 明るさ恒常性をもつ広ダイナミックレンジシリコン網膜 |
| 著者 | *下ノ村 和弘(大阪大学), 亀田 成司(広島大学), 八木 哲也(大阪大学) |
| Page | pp. 23 - 27 |
| Keyword | シリコン網膜, 広ダイナミックレンジ, CMOSイメージセンサ |
| Abstract | シリコン網膜とは，生体網膜の神経回路構造をモデルにした並列アナログ演算回路を組み込んだ高機能CMOSイメージセンサである．チップ内に配置された画素回路はそれぞれ，光センサ回路と，抵抗回路網などの処理回路から構成される．このような構造により，撮像と同時に実時間で画像前処理を実行する．本研究では，蓄積容量変調方式によりダイナミックレンジを拡大したシリコン網膜を試作した．本方式を用いて光センサ回路部に対数型応答特性を持たせることにより，ダイナミックレンジを拡大できるのみならず，シリコン網膜の出力に明るさに対する恒常性を持たせることができ，照明条件の変化に対するロバスト性が向上する． |
| 題名 | 飽和特性を持つニューラルネットワークのネットワークフロー問題への適用 |
| 著者 | *佐藤 雅俊(上智大学理工学研究科情報学領域), 青森 久(上智大学理工学部情報理工学科), 田中 衞(上智大学理工学部電気電子工学科) |
| Page | pp. 29 - 33 |
| Keyword | 最大フロー問題, ニューラルネットワーク, ネットワークフロー問題 |
| Abstract | 近代のネットワーク社会において, 目的地まで如何に少ないロスで早くデータを送信するという方法は非常に重要な問題である. どのルートにどれだけのデータ量を割り当てて使うことで最も効率的にデータを送ることが出来るかという問題への解法として, 最大フロー問題が最も優れた解法の一つである. それ故, 最大フロー問題の重要性は益々増してきている. この論文では, 我々は最大フロー問題のための新しいニューラルネットワークによる非線形抵抗回路解析を提案する. ネットワークを非線形抵抗回路に置き換え, 電流に関する飽和特性を持ったネットワークとなる. 非線形抵抗はオームの法則に基づき, I-V特性がシグモイド関数の特徴を示すような抵抗を使用する. このような, ニューラルネットワークとしての非線形抵抗回路の解析を行うことによって, 最大フローアルゴリズムを使ったネットワーク解析に適応することが出来るということを示す. |
| 題名 | (招待)Next-Generation Analog, RF, & Mixed-Signal Circuit Simulation |
| 著者 | *Ravi Subramanian(Berkeley Design Automation) |
| Abstract | Berkeley Design Automation の検証技術はコンシューマ、通信、ネットワーク、コンピュータを含む幅広いアプリケーションにおけるアナログ、RF、ミックスシグナル回路の検証を大きく変革しています。このセッションでは、この Precision Circuit Analysis 技術について、社長兼 CEO のラビ スブラマニアンが解説します。 |
| 題名 | (招待)MEMS対応回路シミュレーション技術 |
| 著者 | *水田 千益, 望月 俊輔((株)数理システム), 中村 文信, 武藤 雅基, 栗原 努(（株）数理システム) |
| Page | pp. 35 - 40 |
| Keyword | MEMS, 回路シミュレータ, 連成解析 |
| Abstract | MEMS（微小電気機械系）は、シリコン基板の上に半導体と同様のプロセスで機構部品を作りこみ、アクチュエータあるいはセンサとして、電気駆動あるいは電気計測するものである。比較的新しい分野であり、その解析手段としても、機構部品を中心として、有限要素法などによる解析が主となっていた。昨今、MEMSにおいても微細化集積化が進み、機構部分とそれを駆動する電子回路部分を同時に解析する必要が大きくなっている。今回、回路シミュレータの手法を拡張して、機構部分の力学方程式と、電子回路方程式を連立させて解く解析ツールを開発したので、その報告をする。 |
| 題名 | An Application of Binry Neural Networks for Prediction of Spatio-Temporal Patterns |
| 著者 | *Tohru Abe, Toshimichi Saito(Hosei University) |
| Page | pp. 41 - 44 |
| Keyword | Binary Neural Networks, Cellular Automata, Prediction of Spatio-Temporal Patterns |
| Abstract | This paper studies application of binary neural networks (BNN) to prediction for spatio-temporal patterns. In the approach, we assume that the objective spatio-temporal patterns can be approximated by a cellular automaton (CA). Teacher signals are extracted from a part of objective pattern and are used for learning of the BNN. The BNN is used to govern dynamics of CA that outputs prediction patterns. Performing basic numerical experiments, we have investigated relation among the number of teacher signals, the number of hidden neurons and prediction performance. The results provide basic information for development of robust prediction method for digital spatio-temporal patterns. |
| 題名 | L2空間ファジィ集合族のコンパクト性と最適制御への応用 |
| 著者 | *三石 貴志(流通科学大学), 師玉 康成(信州大学) |
| Page | pp. 45 - 50 |
| Keyword | ファジィ制御, 代数積-加算-重心法, コンパクト性 |
| Abstract | ファジィ制御における最適解の存在, すなわち評価関数を最小(最大)にするメンバシップ関数の存在についての考察を行った.評価関数の定義域として, L2空間から選んだメンバシップ関数の集合を考え, その集合の弱位相に関するコンパクト性を得た. また, 代数積-加算-重心法を フィードバックに用いたファジィ制御における状態方程式の解の一意性を, 推論法のLipschitz連続性により得た. さらにメンバシップ関数集合上の汎関数としてのファジィ推論および評価関数の連続性を調べ, ファジィ制御における評価関数を最小(最大)にするメンバシップ関数の存在を示した. |
| 題名 | 脳波のフラクタル性に基づいた感性情報計測 |
| 著者 | *中川 匡弘(長岡技術科学大学) |
| Page | pp. 51 - 56 |
| Keyword | 脳波, フラクタル, 感性, 計測, カオス |
| Abstract | 本報告では，カオス・フラクタル理論に基づき脳波や近赤外分光に観られる生体信号の普遍的な特徴量 であるフラクタル次元を求め，ヒト脳の複雑な時空間ダイナミクスを定量化し，感性情報を計測するための新規手 法を提案する．具体的な問題において，従来のスペクトル解析に基づく手法では困難であった，高い時間分解能と 高い解析精度を実現することに成功した． |
| 題名 | 内部構造の公開を想定したカオス暗号について |
| 著者 | 岩田 和馬, 寺田 悠介, *田中 博紀(明治大学大学院理工学研究科), 鎌田 弘之(明治大学理工学部) |
| Page | pp. 57 - 62 |
| Keyword | カオス, 秘密通信, 内部構造の公開 |
| Abstract | インターネットなどのディジタル通信網に対して秘密通信を実現する方法として、カオスを用いたストリーム暗号は有効な手法の一つである。筆者らは、カオティックニューロンを用い、ディジタル通信網での秘密通信を想定したシステムを提案している。筆者らを含み、これまで検討されてきたカオス暗号システムは、式を公開しないことを前提としたものであった。 本研究では、式公開時における現システムの問題点についての検討を行う。その結果を踏まえて、内部構造および内部状態変数の公開を前提とした暗号化システムを設計し、その性能をLyapunov指数、パラメータミスマッチ、ランダム性といった観点で現システムと比較し評価する。 |
| 題名 | 自己組織化マップ（SOM）を用いた風況予測における予測精度の検討 |
| 著者 | *小林 飛鳥, 鷲見 育亮(鳥取環境大学大学院), 植田 拓也(（株）ギャラクシー), 藤松 誠一郎(（株）ベガシステム), 難波 福弥(鳥取環境大学大学院), 築谷 隆雄(松江工業高等専門学校), 藪木 登(津山工業高等専門学校) |
| Page | pp. 63 - 68 |
| Keyword | 自己組織化マップ, 風況予測, 風力発電機 |
| Abstract | 現在，小型風力発電機ではパワーアシスト型風力発電機を用いた風力発電機が開発されている．パワーアシストを起動させる有無を判断し，バッテリーの消費電力を抑えることが出来ないかと考え，風況予測システムの開発を重点に研究を行っている．風況予測には複数の風速データを用いるため，位相保持が出来る自己組織化マップ（SOM）を用いた．今回の風況予測は基本SOMを用いた24時間風況予測を行った．またSOMに学習させる学習データ量についても比較検討を行った．2つの予測結果の評価から，春季と冬季・夏季と秋季の予測精度に関連性があることが分かった． |
| 題名 | ノイズ結合型フィードフォワードΔΣAD変調器の提案 |
| 著者 | *小長谷 肇, 傘 昊, 小林 春夫(群馬大学大学院 工学研究科 電気電子工学専攻), 安藤 和正, 吉田 博史, 村山 知支人, 西田 幸弘(東芝LSI システムサポート(株)) |
| Page | pp. 69 - 74 |
| Keyword | ����AD変調器, フィードフォワード, ノイズ結合, マルチビット, スイッチド・キャパシタ |
| Abstract | この論文では、ノイズ結合型フィードフォワード����AD 変調器の新しい構成法を提案する。フィードフォワード����AD変調器では、変調器内部信号の振幅が小さいため、オペアンプの非線形性による歪みの影響を軽減できる。ノイズ結合型����AD変調器ではエラーフィードバックをもちいて、より高精度のAD変換を実現できる。しかしながら、従来の変調器では、比較器回路の入力ノードに加算アンプが必要であり、チップ面積と消費電力の増加を招いてしまう。そこで、本論文では電圧加算用オペアンプを必要としない、ノイズ結合型フィードフォワード����AD 変調器の構成法とその回路実現手法を提案する。より小面積・低消費電力で、効率的に����AD 変調器の性能向上を可能にした。MATLABとSPICE によるシミュレーションで提案手法の有効性を確認した。 |
| 題名 | ノイズ結合型複素バンドパスΔΣAD変調器 |
| 著者 | *傘 昊, 小林 春夫(群馬大学大学院 工学研究科 電気電子工学専攻) |
| Page | pp. 75 - 80 |
| Keyword | 複素バンドパスΔΣAD変調器, ノイズ結合, スイッチド・キャパシタ回路, マルチビット |
| Abstract | 低中間周波数(Low-IF) 受信機回路で用いられるADC の高精度化を低消費電力で実現するため、複素バンドパスΔΣAD 変調器の使用は有効な手法である。ローパスΔΣAD変調器で用いられるノイズ結 合手法を複素ΔΣAD変調器に適用し、ノイズ・シェープ機能を強化できる複素バンドバスΔΣAD変調器の構成手法を提案する。変調器のフィードバック経路で、内部ADC量子化ノイズを複素的に結合させ、再びADC回路へ注入することで、オペアンプ回路を追加せず、変調器の次数の増加を実現できる。受動回路だけで複素ノイズ結合回路を構成し、効率的に高次のノイズ・シェープ機能を実現し、低消費電力でより高精度(SQNDR: Signal-to-Quantization-Noise and Distortion Ratio) を達成できる。MATLAB によるシミュレーションで提案手法の有効性を確認した。 |
| 題名 | 冗長性をもつ逐次比較近似AD変換アルゴリズム - ３個の比較器の場合 - |
| 著者 | *小川 智彦, 小林 春夫, 高橋 洋介, 傘 昊(群馬大学大学院 工学系研究科 電気電子工学専攻), 堀田 正生(武蔵工業大学 知識工学部情報ネットワーク工学科) |
| Page | pp. 81 - 86 |
| Keyword | 逐次比較近似ADC, デジタル誤差補正, 冗長性, 不完全整定 |
| Abstract | この論文では逐次比較近似ＡＤ変換器で高信頼性を実現するために, コンパレータでの判定誤りが生じても後段でデジタル誤差補正が可能な, 冗長性をもったアルゴリズムの設計法を述べる. また冗長アルゴリズムでのデジタル誤差補正が可能な範囲等の性質を明らかにする. ここで記述する冗長性をもったアルゴリズムは先にわれわれが提案したコンパレータ3個を用いた逐次比較ＡＤ変換アルゴリズムを一般化したものである. |
| 題名 | An Algorithmic Stage Based on the Novel Capacitor Mismatch Calibration Technique |
| 著者 | *Shuaiqi Wang(Graduate School of Information, Production, and Systems, Waseda University), Fule Li(Institute of Microelectronics, Tsinghua University), Yasuaki Inoue(Graduate School of Information, Production, and Systems, Waseda University) |
| Page | pp. 87 - 90 |
| Keyword | A/D conversion, pipelined, capacitor mismatch calibration, low power dissipation |
| Abstract | This paper proposes an algorithmic stage based on the novel capacitor mismatch calibration technique. The conventional stage is improved to this algorithmic circuit involving charge summing, capacitors’ exchange and charge redistribution, simply through introducing some extra switches into the analog circuit. Employing this algorithmic stage, one 12-bit pipelined ADC obtains the linearity beyond the accuracy of the capacitor match and verifies the validity of reducing the nonlinear error from the capacitor mismatch without additional power dissipation and chip size through the novel capacitor mismatch calibration technique. It is processed in 0.5um CMOS technology. Simulation results show that 72.6dB SNDR, 78.5dB SFDR are obtained for a 2V Vpp 159.144kHz sine input sampled at 3.7MS/s. The whole power dissipation of the 12-bit ADC is 33.4mW at the power supply of 5V. |
| 題名 | 新規カスケード型非線形LMSアルゴリズムを用いたフォアグランドキャリブレーションA/D変換器 |
| 著者 | *高橋 友美, 大島 俊, 山脇 大造(日立製作所中央研究所) |
| Page | pp. 91 - 96 |
| Keyword | ADC, フォアグランドキャリブレーション, LMS |
| Abstract | 1Gbps以上の高データレートが要求される次世代無線アプリケーションでは、数100MS/s以上の高サンプルレートと有効分解能（ENOB）10b以上の高分解能を低消費電力で同時に実現するADCが求められる。そのために不可欠なアプローチとして、デジタルキャリブレーション方式が注目を集めている。今回、無線送受信機のRF-ICへの搭載に適したフォアグランドキャリブレーション型高サンプルレート高分解能ADCを提案し、マクロベースシミュレーションにより、高精度かつ収束能力の高い新規キャリブレーションアルゴリズムを実証できたので、報告する。 |
| 題名 | インターリーブADCでのチャネル間線形性ミスマッチ影響除去アルゴリズム |
| 著者 | 浅見 幸司 (（株）アドバンテスト 第１テストシステム事業本部), 宮島 広行, *鈴木 孝秀, 田浦 哲也, 小林 春夫(群馬大学大学院工学研究科電気電子工学専攻) |
| Page | pp. 97 - 102 |
| Keyword | インターリーブ, ADC, 線形性, ミスマッチ, デジタル誤差補正 |
| Abstract | インターリーブADCシステムは比較的遅い回路を用いて高速ADCを実現する効果的な方式である. このシステムでは複数MチャネルADCがインターリーブして動作し, 全体として各チャネルADCのM倍のサンプリング速度のADCとして動作する. しかしチャネルADC間の特性ミスマッチがインターリーブADCシステム全体としてのSNDR, SFDRを低下させる.オフセット, ゲイン, 帯域のミスマッチの影響や, 各チャネルに供給されるクロックのタイミングスキューの影響はこれまでにも解析されてきており, その補正法も提案・実現されてきた. この論文ではチャネル間の線形性ミスマッチの影響のデジタル補正アルゴリズムを提案する. この問題は実用上重要であるにもかかわらず, 問題が困難であるためこれまで発表例はない. |
| 題名 | (招待)ミリ波CMOS回路 |
| 著者 | *藤島 実(東京大学) |
| Page | pp. 103 - 108 |
| Keyword | CMOS, ミリ波, ITRS, 高速無線, RF |
| Abstract | ここ2,3 年で急速にミリ波を用いたローコスト・ローパワーの 無線通信技術開発が世界中で進められるようになってきている。古くから研究されながらも半導体の王道を歩むことのなかったミリ波が最近急に注目を集めるようになった背景とは何か、これ からミリ波デバイスはどこに向かおうとしているのか考える。 |
| 題名 | (招待)CMOSを用いたミリ波集積回路 |
| 著者 | *瀬戸 一郎(東芝), 三友敏也, 星野洋昭, 小野直子, 吉原義昭, 堤由佳子(株式会社 東芝 研究開発センター), 藤本竜一(株式会社 東芝 セミコンダクター社) |
| Page | pp. 109 - 114 |
| Keyword | Millimeter-wave, CMOS, RFIC, WPAN |
| Abstract | This paper shows integrated circuits and antennas we have fabricated in a 90 nm CMOS process for wireless personal area network (WPAN) on 60 GHz band. Measured and simulated results indicate possibilities of realization of all-in-one transceivers including antennas on millimeter-wave (MMW) band. |
| 題名 | (招待)北大におけるミリ波ICの研究状況 |
| 著者 | *佐野 栄一(北海道大学) |
| Page | pp. 115 - 119 |
| Keyword | RF回路, ミリ波通信, InP, CMOS |
| Abstract | 最初に、ミリ波通信システムの課題を整理し、化合物半導体InPとCMOSを対比してミリ波通信用MMICの動向を概観する。次に、北海道大学におけるInPを中心としたミリ波MMICの研究状況を紹介する。 |
| 題名 | A Novel Fast Block Type Decision Algorithm for Intra Prediction in H.264/AVC High Profile |
| 著者 | *Tianruo Zhang, Guifen Tian, Takeshi Ikenaga, Satoshi Goto(Waseda University) |
| Page | pp. 121 - 125 |
| Keyword | H.264/AVC, Intra prediction, Block type decision, Computation complexity reduction |
| Abstract | The latest video coding standard H.264/AVC significantly increases video compression efficiency but also increases computation complexity. Intra prediction is an important part in H.264/AVC encoder and it’s time consuming. This paper proposes a fast block type decision algorithm which can reduce intra prediction’s computation complexity with slight PSNR reduction. The relation between intra prediction block type and macrblocks’ frequency feature has been discussed. Based on these observations, this algorithm can select only one or two block type in 4x4, 8x8 and 16x16 intra prediction instead of three of them. Experimental results show that this algorithm is more suitable to perform on large frame size sequences. |
| 題名 | Rate Estimation in RDO of H.264/AVC |
| 著者 | *Yan Zhuang, Takeshi Ikenaga, Satoshi Goto(Waseda University) |
| Page | pp. 127 - 130 |
| Keyword | RDO, rate estimation, linear programming |
| Abstract | H.264 is the latest international video coding standard. It contains a number of new features which make it compress video sequences much more effectively than previous standards. But the H.264 standard also brings much more computations, especially when the rate-distortion optimization function is on. In order to reduce the complexity of rate-distortion cost of the rate computation part, many methods have been proposed to avoid doing the real entropy coding, but basically, these methods are just proposed based on the notification of the CAVLC tables and lack of mathematical proves. In this paper, we will introduce a method which uses linear programming method to estimate the rate in the RDO process. The final result shows that the proposed estimation method achieve better performance and can reduce the encoding computation by 50% with ignorable degradation of coding performance. |
| 題名 | H.264/SVCにおける適応的GOPサイズを用いた符号化効率改善手法の検討 |
| 著者 | *松岡 真平, 森上 義崇(徳島大学大学院先端技術科学教育部システム創生工学専攻), 宋 天, 島本 隆(徳島大学大学院ソシオテクノサイエンス研究部情報ソリューション部門) |
| Page | pp. 131 - 136 |
| Keyword | H.264/MPEG4-SVC, GOP, 階層Bピクチャ |
| Abstract | H.264/MPEG4-AVCのスケーラビリティを実現するための拡張がH.264/MPEG4-SVC（Scalable Video Coding）としてITU-TのVCEG（Video Coding Experts Group）とISO/IECのMPEG（Motion Picture Experts Group）が合同で標準化に向けて仕様の協議を続けている．SVCでは，時間，空間，品質のスケーラビリティを1つのビットストリームで提供することを目標としているが，本稿では，時間スケーラビリティを実現する階層Bピクチャに着目する．本稿では，まず入力シーケンスの動きの激しさによって符号化効率の良いGOPサイズが異なることを示し，画質を向上させるために適応的にGOPサイズを変化させる手法を提案する．また，シーンチェンジにおける符号化効率の損失についても対応策を検討する．最後に，提案手法を評価し，提案手法による符号化効率の改善結果を示す． |
| 題名 | Theory of the Optimum Approximation of FIR Filter Banks Minimizing Various Worst-Case Measures of Error |
| 著者 | *Yuichi Kida(School of Pharmaceutical Sciences, Ohu University), Takuro Kida(Dept. of Electrical and Electronics Engineering, Nihon University) |
| Page | pp. 137 - 142 |
| Keyword | the optimum approximation, filter bank, interpolation approximation |
| Abstract | We present running-type continuous or discrete approximation of FIR filter bank that minimizes various worst-case measures of error, including long-range worst-case measures of error. We consider a set of signals having Fourier spectrums expressed by Fourier series with many but finite terms. We prove that there exists one-to-one correspondence between error in wide time interval and error in a small segment and proposed approximation realizes the optimum interpolation approximation. We show that there exists a supreme signal and set of discrete error is contained in set of signals using a Mini-Max theorem. |
| 題名 | 重み付き修正最小2乗法を用いた有限語長ディジタルフィルタの設計 |
| 著者 | *中本 昌由, 早川 裕貴, 車地 豊, 雛元 孝夫(広島大学大学院工学研究科) |
| Page | pp. 143 - 146 |
| Keyword | ディジタルフィルタ, 重み付き修正最小2乗法, 有限語長, Lagrangeの未定乗数法, 分枝限定法 |
| Abstract | 本論文では，周波数領域における重み付き修正最小2乗法を用いて，与えられた周波数特性を近似するようにフィルタ係数を有限語長で設計する方法を示す．修正最小2乗法を用いれば，設計問題は2次形式となる．2次形式の行列が求まれば，分枝限定法による離散最適化することによって離散空間におけるフィルタ係数が設計できる．分枝限定法では，Lagrangeの未定乗数法によって緩和解を計算し，下界値評価によって良好な解が含まれる領域のみを探索する．最適化された分母係数は，分母多項式の極が単位円内にあるもののみが採用されているので，常に安定なディジタルフィルタが得られる．提案手法の有効性は，有限語長ディジタルフィルタの設計例をシミュレーションすることによって確認している． |
| 題名 | A Distance-Based Howling Canceller with High Speech Quality |
| 著者 | *Akira Sogami, Arata Kawamura, Youji Iiguni(Osaka University) |
| Page | pp. 147 - 150 |
| Keyword | howling canceller, distance-based, adaptive elimination bandwidth, phase inversion signal |
| Abstract | In this paper, we propose a new pilot signal and an adaptive elimination bandwidth of a notch filter to solve two problems in a distance-based howling canceller that problems are a pilot signal transmiting noise and an output speech quality degradation. The new pilot signal whose phase changes in the middle of the transmission is robust for the noise and can reduce the impulsive noise caused in the pilot signal transmission. On the other hand, the proposed adaptive elimination bandwidth of the notch filter can save the main speech spectra while eliminating the howling candidates. |
| 題名 | Recursive Gauss-Newton法を用いたLSPの適応推定 |
| 著者 | 北山 雄史, *中垣 淳, 柴田 孝次(北見工業大学) |
| Page | pp. 151 - 154 |
| Keyword | LSP, 音声分析, 適応処理, Gauss-Newton法 |
| Abstract | 線形予測分析に基づくスペクトル包絡の効率的な 表現方法としてLSPがある．本稿では，LSPの適応推定に 非線形最小2乗法の一つであるRecursive Gauss-Newton法を 適用する．Recursive Gauss-Newton法では， 音声信号からLSPを直接推定することができる． しかし，近似を用いて逐次処理を行うため， 音声信号の特性の変化に対する追従特性が十分ではなく， 遷移区間で推定したLSPの軌跡が交差する問題が見られる． 本稿では，LSPの性質を利用してRecursive Gauss-Newton法を 改良し，追従特性の改善をはかる． |
| 題名 | (招待)センシングと符号化の情報統計力学 |
| 著者 | *村山 立人, Peter Davis(NTTコミュニケーション科学基礎研究所) |
| Page | pp. 155 - 160 |
| Keyword | センサー, 符号化, 情報理論, 統計力学 |
| Abstract | 現在，半導体技術の革新による無線センサー端末の劇的な低価格化と，それに起因するセンサーネットワークの広域化・高密度化の進展が期待されている．すると，巨大なネットワークシステムで天文学的分量のセンサー情報がやりとりされることが常態化し，従来型の情報統合の枠組が破綻する可能性が高い．そこで，不可逆データ圧縮の先端技術を駆使することによって，センサー数が飛躍的に増加してもシステムが処理するセンサー情報の合計量が一定になる枠組を提案している．このとき，計測におけるノイズレベルとネットワークが許容する合計通信容量に対応して，センサーネットワークには最適なシステムサイズが存在することが数学的に証明された． |
| 題名 | 高効率Message-Passingスケジュールを用いたイレギュラーLDPC復号器の高速マルチレート設計 |
| 著者 | 阿部 裕太, *唐 文明, 李 星, 清水一範, 池永 剛, 後藤 敏(早稲田大学大学院情報生産システム研究科) |
| Page | pp. 161 - 166 |
| Keyword | ldpc, マルチレート |
| Abstract | 本稿では、高効率Message-Passingスケジュールを用いたイレギュラーLDPC復号器の高速化・マルチレート化を行う。 高効率Message-Passingスケジュールを用いたイレギュラーLDPC復号器についてはIEEE802.11nで提唱されている検査行列を用いた復号器が報告されているが、本稿では、面積増加を抑えつつ既存のLDPC復号器を高速化する手法について提案し、高速化手法を用いたマルチレート復号器を実現する手法を示す。 |
| 題名 | 区間計算を用いた混合ガウス分布モデル判別器のLSIアーキテクチャ |
| 著者 | *武田 竜之介, 村松 正吾, 高橋 祐一郎, 渡辺 秀典, 菊池 久和(新潟大学 工学部 電気電子工学科) |
| Page | pp. 167 - 170 |
| Keyword | パターン識別, ベイズ決定, 混合ガウス分布モデル, 指数関数, FPGA |
| Abstract | 本研究では区間計算を用いて混合ガウス分布モデルに基づく判別を効果的に実装するLSIアーキテクチャについて提案する．混合ガウス分布モデルを用いた統計的パターン識別法は広く利用できる一方，指数関数に起因する複雑な演算が必要となる．そこで筆者らは指数関数の比較演算を簡便な区間計算へ帰着させる手法を先に提案した．本手法は指数演算を定数乗算，2のべき乗倍処理，加減算に換えて実現し，大小が明らかな場合の演算量を削減する．大小が不明であれば段階的に演算精度を洗練化する方法も提案している．本報告ではこの判別アルゴリズムを実装するLSI アーキテクチャを提案し，性能評価を通じて提案法の有効性を確認する． |
| 題名 | (招待)処理機能を集積したイメージセンサとその応用 |
| 著者 | *浜本 隆之(東京理科大学) |
| Page | pp. 171 - 176 |
| Keyword | 高機能イメージセンサ, 広ダイナミックレンジ, 動き検出, 多眼処理 |
| Abstract | 近年、イメージセンサの高機能化の検討が盛んに行われている。本稿では、高機能イメージセンサの研究動向について概説した後、筆者らが検討しているいくつかのイメージセンサについて紹介する。 |
| 題名 | 位相限定相関法を用いた掌紋認証アルゴリズムとその高性能化 |
| 著者 | *伊藤 康一, 飯塚 智, 青木 孝文(東北大学), 中島 寛, 小林 孝次(株式会社山武), 樋口 龍雄(東北工業大学) |
| Page | pp. 177 - 182 |
| Keyword | 掌紋認証, 位相限定相関法, バイオメトリクス |
| Abstract | 本論文では，位相限定相関法 (Phase-Only Correlation: POC) を用いた掌紋認証アルゴリズムとその高性能化について述べる．手のひらは撮影のたびに手のひらや指が動くことにより変形するため，正確に認証するためには，掌紋画像間のひずみを考慮して認証する必要がある．そこで，POC を用いた対応点探索により画像間の対応点を検出し，対応点周りの局所ブロック間の類似度を調べることで認証性能を向上させる．掌紋画像データベースを用いた性能評価実験を通して，提案アルゴリズムは，特徴点を用いたアルゴリズムや従来のPOCを用いたアルゴリズムよりも高性能であることを示す． |
| 題名 | 拡張TVフィルタにおける混合雑音重畳画像の復元法 |
| 著者 | *三浦 翔, 辻 裕之, 木村 誠聡, 徳増 眞司(神奈川工科大学 情報学部 情報工学科) |
| Page | pp. 183 - 188 |
| Keyword | TVフィルタ, 混合雑音, 画像復元, MAD |
| Abstract | ガウス性とインパルス性の混合雑音に対して適用可能な拡張TVフィルタは，平滑化のバランスを制御するパラメータを画像毎に最適な値に調整する必要があり，未知の画像に対する有効性に問題があった．そこで本論文では，混合雑音重畳画像からMADを用いて画像に重畳している雑音の状況を求め，それによって TV フィルタで用いるパラメータを決定する方法を提案する．また，得られたパラメータを用いて数多くの画像にフィルタを適用し，提案する手法の有効性を従来法との比較において明らかにする． |
| 題名 | 部屋間隣接を考慮したフロアプラン探索手法の効率化 |
| 著者 | *高橋 陽祐, 藤吉 邦洋(東京農工大学大学院 工学府 電気電子工学専攻) |
| Page | pp. 189 - 194 |
| Keyword | フロアプラン, 隣接制約, 矩形分割, FT-Squeeze |
| 題名 | 最小総変位配置実現問題における発見的座標計算手法 |
| 著者 | *高島 康裕, 千貫 武志(北九州市立大学 国際環境工学部 情報メディア工学科), 柳橋 邦彦(NECエレクトロニクス株式会社 マイクロコンピュータ事業本部), 中村 祐一(NEC株式会社 システムIPコア研究所) |
| Page | pp. 195 - 200 |
| Keyword | 最小総変位実現問題, Sliding-and-Packing, ECO, 詳細配置, シーケンスペア |
| Abstract | 近年，LSI製造技術は目覚しい進歩を遂げ，1チップ上に搭載可能な素子数は爆発的に増大している．その対処法として，配置は概略配置と詳細配置の2段階で実現されている．また，既配置の再利用を行なうマイグレーションも広く利用されている．これらの手法に共通の問題は，既にある配置をモデルとして，それに「似ている」配置を実現することである．本稿では，これを最小総変位配置実現問題と定義し，これに適した座標計算手法 Sliding-and-Packing を提案する．実験により，既存の手法と比較し，総変位量が15%-50%程削減され，有効性を確認した． |
| 題名 | 3D-LSI設計のための部屋間隣接情報を保持したフロアプラン表現 |
| 著者 | *太田 秀典, 藤吉 邦洋(東京農工大学 工学府 電子情報工学専攻) |
| Page | pp. 201 - 206 |
| Keyword | 3D-LSI, 矩形分割, Q-sequence, フロアプラン |
| 題名 | hw/sw複合体 |
| 著者 | *関根 優年(東京農工大学共生科学技術研究院), 佐藤 季花, 工藤 健慈(東京農工大学大学院), 田向 権(東京農工大学共生科学技術研究院) |
| Page | pp. 207 - 212 |
| Keyword | 仮想回路, オブジェクト, FPGA, SDK |
| Abstract | FPGAを搭載したPCIボードにアプリ開始後に動的に仮想回路を書き込む手法を開発．仮想回路をオブジェクト化して，オブジェクトの生成・消滅に同期してFPGAにロード・アンロードを行う．画像・音声認識，音声合成,ロボット・アーム制御，スパコン，動画受信などの例で提案手法の妥当性を検討した．ソフトとハードとが密に統合して動作するために多層の制御構造を有し，仮想回路設計が容易なように周辺回路が組み込まれている．開発環境をまとめSDKとして提案する．適用例による仮想回路の性能評価と今後の開発課題を述べる． |
| 題名 | FPGAを用いた組込みソフトウエア処理時間の実時間計測と分析による例外動作検出手法 |
| 著者 | *高野 光司, 大庭 信之(日本アイ・ビー・エム株式会社 東京基礎研究所) |
| Page | pp. 213 - 218 |
| Keyword | 実時間検証, 処理時間計測, 例外動作検出 |
| Abstract | 組み込みソフトウエアは、システムの様々な外部要因を処理し動作しているため、外部要因がソフトウエアの挙動に与える影響が大きく、問題が発生した際に再現性が低く検証が難しい。組み込みソフトウエアが過去には無かった稀な挙動、動作を検出することができれば、問題解析に有効な手がかりとなる。 本論文では、組込みソフトウエア中の注目するタスクの処理時間を実時間で測定し、測定した処理時間をクラスタ分析によって過去に観測された処理時間か否かを検出し、過去に観測されていない処理時間であればシステムで例外動作が起きたと判断する手法についてに関して述べ、実際の組み込みソフトウエアに適用した結果を報告する。 |
| 題名 | FPGA Prototyping of a Simultaneous Multithreading Processor |
| 著者 | *Chengjie Zang(Graduate School of Information, Production and Systems, Waseda University), Shigeki Imai(Sharp Corporation), Shinji Kimura(Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 219 - 224 |
| Keyword | FPGA prototyping, Simultaneous multithreading processor, Multi-port duplicate register file |
| Abstract | This paper describes the prototyping of a Simultaneous Multithreading (SMT) processor on FPGA board. The SMT processor model is written by using Verilog HDL which can be synthesized and mapped on FPGA. The SMT processor can not be implemented on FPGA since it has large number of store elements, such as duplicate register file with multiple ports, instruction memory and data memory. To reduce the area of implementation for large design, we propose a method to implement multi-port register file using embedded RAM. This method also can be used for other designs with multi-port general register file. This paper also shows some experimental results of SMT processor using this method. |
| 題名 | UMLからの論理合成可能HDLの生成試行 |
| 著者 | *大槻 博之, 並木 滋(東海大学 大学院 工学研究科 情報通信制御システム工学専攻), 清水 尚彦(東海大学 情報理工学部 ソフトウェア開発工学科 教授) |
| Page | pp. 225 - 230 |
| Keyword | UML, ESL, LSI設計, HDL, 高レベル論理合成 |
| Abstract | 近年，半導体技術の発展により高性能・高機能なLSI（Large Scale Integration）が開発されており，LSIに多くの要求がある．また，それに加えて開発期間の設定が短縮されているのが現状である．そのため，LSI開発分野では，RTL（Register Transfer Level）よりも抽象度の高いESL（Electronic System Level）での開発が注目されている．本研究では，LSI開発において要求からシステム設計までUML（Unified Modeling Language）で開発を行い，実装段階ではUMLから論理合成可能なHDLを生成し，実装実験を行った．本稿では，LSI開発にUMLを適用した場合の有用性について述べる． |
| 題名 | 相関値計算回路のアーキテクチャ設計とその最適化 |
| 著者 | *神戸 尚志(近畿大学 理工学部電気電子工学科), 上津 寛和, 酒井 皓司(近畿大学大学院 総合理工学研究科), 山田 晃久(シャープ株式会社電子デバイス開発本部 先端技術開発研究所) |
| Page | pp. 231 - 236 |
| Keyword | アーキテクチャ設計, C言語設計, 相関値計算回路, パイプライニング, メモリアクセス |
| Abstract | システムLSIは各種電子機器に広く利用され、年々複雑化・高度化が進んでいる。システムLSIの回路面積や性能は、アーキテクチャ設計に大きく依存する。 C言語によるアーキテクチャ設計では、オリジナルのC言語記述に対して、ビット精度指定、メモリ宣言やアクセス記述、並列動作記述、関数構造に対する変更、及びプラグマによるパラメータ指定などにより、様々なアーキテクチャを実現できる。 本文では、性能向上と回路規模削減を目的としてデータアクセス、並列化、モジュール構成や分割の変更、専用演算回路化など、４つのアーキテクチャ最適化法についてC言語ベース設計による実現方法を提案し、C言語ベース設計システムの一つであるBachシステムを用いて相関値計算回路を設計し、その性能を評価する。 |
| 題名 | 算術アルゴリズム記述言語に基づく多値論理回路の設計 |
| 著者 | *渡邉 裕樹, 本間 尚文(東北大学), 出川 勝彦 (アドバンテスト), 青木 孝文 (東北大学), 樋口 龍雄(東北工業大学) |
| Page | pp. 237 - 242 |
| Keyword | データパス, 算術演算回路, 多値論理回路 |
| 題名 | アプリケーションプロセッサのL1キャッシュ最適化手法 |
| 著者 | *東條 信明, 戸川 望, 柳澤 政生, 大附 辰夫(早稲田大学大学院 基幹理工学研究科 情報理工学専攻) |
| Page | pp. 243 - 248 |
| Keyword | キャッシュ, キャッシュ最適化, 組み込みシステム, プロセッサコア |
| Abstract | 近年，記憶装置と処理装置の性能差が拡大し，問題となっている．これを解決するための手法の1つがキャッシュである．しかし，その構成によっては，十分に効果を発揮しない場合もある． 本稿では複数のキャッシュ構成の中から特定のアプリケーションに適した構成を選択するためのキャッシュ最適化手法を提案する． 本手法は，アプリケーションソースコードと面積制約を入力することで，メインメモリとL1キャッシュからなるメモリ階層全体の総メモリアクセス時間を評価指標として，対象となるアプリケーションに特化したキャッシュ構成を求める． キャッシュ容量，ブロックサイズ，連想度を最適化し，アプリケーションに最適なL1キャッシュ構成を目指す． 本手法を用いることで，既存手法と比較し平均7.35倍高速にキャッシュ最適化を実行できることを確認した． |
| 題名 | データ配置を考慮したブロック浮動小数点システムのためのデータメモリサイズ削減手法 |
| 著者 | *浜辺 崇, 坂主 圭史, 武内 良典, 今井 正治(大阪大学大学院情報科学研究科) |
| Page | pp. 249 - 254 |
| Keyword | ブロック浮動小数点, データ配置, 配列 |
| Abstract | ブロック浮動小数点表現は，固定小数点表現と同等ハードウェア量および演算速度で浮動小数点表現と同等の演算精度を実現できる実数表現形式である．ブロック浮動小数点表現を使用したシステムにおいて，データメモリ上のデータの配置はシステムの演算精度および演算速度に大きく影響する．しかし，ブロック浮動小数点を使用したシステムのデータ配置に関する研究はまだ報告されていない．本稿ではブロック浮動小数点表現を使用したディジタル信号処理システムのデータの配置手法を提案する．提案手法は，Kernighan-Linアルゴリズムを基に，値の範囲が近いデータをデータメモリ上の近い位置に配置することよって，システムのハードウェア量を最小化する． |
| 題名 | On Soundness Verification of Acyclic Workflow Nets Using the SPIN Model Checker |
| 著者 | *Shingo Yamaguchi, Munenori Yamaguchi, Minoru Tanaka(Graduate School of Science and Engineering, Yamaguchi University) |
| Page | pp. 255 - 260 |
| Keyword | workflow nets, model checking, SPIN, Woflan, Petri nets |
| Abstract | In this paper, we propose a method to verify soundness of acyclic WF-nets using SPIN. We give a method to describe a given WF-net system in the modeling language of SPIN. Next we give a method to express the conditions of soundness property as Linear Temporal Logic formulas. Finally we show efficiency of our method by comparing it with Woflan on verification time for acyclic asymmetric choice WF-nets. |
| 題名 | ブーリアンネットワークモデルによる遺伝子発現ネットワークの可制御性解析 |
| 著者 | *小林 孝一(北陸先端科学技術大学院大学), 井村 順一(東京工業大学), 平石 邦彦(北陸先端科学技術大学院大学) |
| Page | pp. 261 - 265 |
| Keyword | 遺伝子発現ネットワーク, ブーリアンネットワーク, 可制御性 |
| Abstract | ブーリアンネットワークモデルは遺伝子発現ネットワークの代表的なモデルの一つであり，遺伝子の発現状態を 0-1 変数で表現し，各遺伝子間の依存関係をブール関数で表現している．本論文では，遺伝子発現ネットワークの制御に向けた第一歩として，ブーリアンネットワークモデルで表現された遺伝子発現ネットワークに対し，可制御性を新たに定義し，可制御性条件を導出する．可制御性は遺伝子の発現状態を任意に制御可能であるかどうかを特徴付ける重要な性質である．得られる条件は，遺伝子発現ネットワークが可制御であるための十分条件ではあるが，計算が容易なものである．また，神経伝達物質のシグナル伝達経路のモデルに提案手法を適用し，有効性を検証する． |
| 題名 | ISO準拠工業製品データベース構築のための辞書生成手法 |
| 著者 | *棚次 三郎, 厳 淙, 白川 功, 二之宮 弘(兵庫県立大学大学院応用情報科学研究科), 阿野幸裕(スマートティプス株式会社) |
| Page | pp. 267 - 272 |
| Keyword | ISO 13584, PLIB辞書, チェーン, 国際標準, 製品データベース |
| Abstract | 世界貿易機構WTO (World Trade Organization) は、TBT (Technical Barrier to Trade)協定によって、各批准国に対して国際商取引や国際調達において国内規格よりも国際規格を優先することを求めている。したがって、国際標準化機構ISO(International Organization for Standardization)が勧告する国際規格は、工業製品、製造仕様、国際商取引、あるいは国際調達において強制力を持つことは必至であり、ISO規格に準拠した工業製品データベースを構築することは、工業立国として緊急な課題である。現在、工業製品データベースの国際標準化が、ISO のワーキンググループTC184/SC4/WG2によって進められ、ISO 13584で定める「Standard Parts Library: PLIB」 規格に基づく、いわゆる「PLIB辞書」の編纂がいくつかの国で進められている。しかしながら、わが国では、主要な貿易品目としての機械要素などの工業製品に関して、この「PLIB 辞書」の編纂は未着手の状況にある。このような現状を打破すべく、本文では、機械要素の一つである「チェーン」に焦点を絞り、「PLIB辞書」生成の処理手続きについて考察する。 |
| 題名 | A Linear Time Algorithm for Tri-connectivity Augmentation of Bi-connected Graphs with Upper Bounds on Vertex-Degree Increase |
| 著者 | *Toshiya Mashima(Hiroshima International University), Satoshi Taoka, Toshimasa Watanabe(Hiroshima University) |
| Page | pp. 273 - 278 |
| Keyword | graph, vertex connectivity, augmentation problem, linear time algorithm, degree constraint |
| Abstract | The $3$-vertex-connectivity augmentation problem of a graph with degree constraints, $3$VCA-DC, is defined as follows: ``Given an undirected graph $G=(V,E)$, and an upper bound $g(v)\in Z^+\cup\{\infty\}$ on vertex-degree increase for each $v\in V$, find a smallest set $E'$ of edges such that $(V,E\cup E')$ has at least three internally-disjoint paths between any pair of vertices in $V$ and such that vertex-degree increase of each $v\in V$ by the addition of $E'$ to $G$ is at most $g(v)$, where $Z^+$ is the set of nonnegative integers.'' In this paper we show that checking the existence of a feasible solution and finding an optimum solution to $3$VCA-DC for any bi-connected graph $G$ can be done in $O(|V|+|E|)$ time. |
| 題名 | グラフ点彩色問題解法の性能強化とその応用 |
| 著者 | 岡田 慎司(広島大学工学部), *田岡 智志, 渡邊 敏正(広島大学大学院 工学研究科) |
| Page | pp. 279 - 284 |
| Keyword | グラフ点彩色問題, 最小彩色数, 近傍探索, 発見的解法, 分枝限定法 |
| Abstract | グラフの点彩色とは，与えられたグラフGにおいて隣接する2点(1本の辺で結ば れている2点)は異なる色となるように，すべての頂点に色を塗ることである． 点彩色に必要な最小の色数を最小色数と呼び，χ(G)で表す．点彩色問題(GCP) は最小色数χ(G)及びそのときの点彩色を求める問題であり，一般にNP 困難で あることが知られている．本論文では，近傍探索法 (VNS) を改良して発見的 解法の性能を向上させ，計算機実験による評価を与える．さらにその応用例と して，厳密解を求める分枝限定法の上限値として用いると計算時間が短縮で きることを示す． |
| 題名 | 最小重み点被覆問題に対する近似解法 ─計算機実験による性能比較─ |
| 著者 | 國近 拓也(広島大学工学部), *田岡 智志, 渡邊 敏正(広島大学大学院 工学研究科) |
| Page | pp. 285 - 290 |
| Keyword | 点被覆, 最小重み点被覆問題, 近似解法, 計算機実験 |
| Abstract | グラフG=(V,E)の点被覆は，辺集合Eの任意の辺の端点のうち少なくとも一方が 含まれるような頂点集合Vの部分集合Nである．点被覆問題 (MWVCと略す) は， 各頂点v(∈ V)が点重みw(v)を持つグラフG=(V,E)に対する重み総和最小の点被 覆を求める問題である．本稿では，各点の重みは正の整数であるMWVCを考え， 5つの既存近似解法を実装し，計算機実験によりこれらの性能を評価する． |
| 題名 | (招待)暗号と情報セキュリティの基礎 |
| 著者 | *古原 和邦(産業技術総合研究所) |
| Keyword | 暗号, 情報セキュリティ, ハッシュ関数, MAC, 署名 |
| Abstract | 本講演では、暗号と情報セキュリティの基礎技術として、共通鍵暗号、公開鍵暗号、ハッシュ関数、MAC (Message Authentication Code)、電子署名、公開鍵認証基盤 (PKI : Public Key infrastructure)などについて解説を行う。 |
| 題名 | (招待)暗号ハードウェア実装技術 〜アプリケーションから電力解析攻撃まで |
| 著者 | *佐藤 証(産業技術総合研究所) |
| Keyword | 暗号, 小型・高速ハードウェア, サイドチャネル攻撃, 安全性評価 |
| Abstract | VLSIの高速化・高集積化技術の進歩により、かつては大きな演算リソースを必要とした暗号ハードウェアが家電やポータブル機器に容易に実装できるようになっている。また、急速に拡大するブロードバンド・ネットワーク社会における情報の保護に、高性能な暗号ハードウェアを欠かすことはできない。そこで本講では、まず、日常生活のさまざまな場面で利用されている暗号ハードウェアの事例を紹介する。それに続いて、暗号モジュールの攻撃法として注目されている消費電力や電磁波中の漏洩情報を利用するサイドチャネル攻撃、そして暗号モジュールの安全性評価制度について解説を行う。 |
| 題名 | (招待)細胞ウェアの理論的・システム科学的側面 |
| 著者 | *山村 雅幸(東京工業大学) |
| Page | pp. 291 - 293 |
| Keyword | 細胞ウェア, 合成生物学, 分子コンピューティング, 非線形システム論, 確率過程論 |
| Abstract | 細胞ウェアとは、生命を用いた「ものづくり」を行う上での知識・素材・方法論の共有化を目指した新しい枠組みである。細胞ウェアが提案された背景を述べ、解析・設計手法の現状を俯瞰して、国際的な状況および社会倫理上の取組について解説する。 |
| 題名 | (招待)細胞ウェアの物質的・生物学的側面 |
| 著者 | *木賀 大介(東京工業大学) |
| Page | pp. 295 - 297 |
| Keyword | 合成生物学, 細胞ウェア, 遺伝子工学 |
| Abstract | 細胞内の遺伝子発現を調節し、もしくは細胞に他の生物の遺伝子を導入することで細胞の機能を拡張する遺伝子工学分野では、これまで生物系研究者の勘と技術によって多くの成果が得られてきた。しかし、この分野で取り扱われる対象は大規模化しつつあり、「細胞ウェア」とも呼ぶべきシステム科学・情報科学的な概念の導入が必要となっている。本発表では、この状況を物質的・生物学的側面から紹介したい。 |
| 題名 | (招待)生命をシステムとして理解するための計算戦略 −ペトリネットからペタコンへ− |
| 著者 | 宮野 悟(東京大学医科学研究所ヒトゲノムセンター) |
| 題名 | Vth ばらつきに拠る出力遷移時間ばらつきの解析 |
| 著者 | *奥村 隆昌(富士通VLSI(株)), 黒川 敦(三洋半導体(株)), 増田 弘生, 金本 俊幾((株)ルネサス テクノロジ), 佐藤 高史(東京工業大学), 橋本 昌宜(大阪大学), 高藤 浩資((株)リコー), 中島 英斉(NECエレクトロニクス(株)), 小野 信任((株)ジーダット・イノベーション) |
| Page | pp. 299 - 304 |
| Keyword | SSTA, ばらつき, 出力遷移時間 |
| Abstract | 65nm CMOS インバータを用いてトランジスタ閾値電圧ばらつきに対する出力遷移時間ばらつきを調査し、遅延時間と出力遷移時間の相 関性が低下する入力遷移時間と出力負荷の組み合わせにおいては、従来のばらつき感度を用いた解析手法では、出力遷移時間のばらつきを必ずしも正しく表現できないことを明らかにする。特に、この時の出力遷移時間のばらつきが、インバータ動作マージンであるVmarginに対する二次の相関特性として観測されることを明らかにし、この二次の相関特性と従来のばらつき感度を用いた手法を組み合わせることにより、出力遷移時間ばらつきの計算誤差が改善できることを示す。 |
| 題名 | ランダム曲面モデルによる空間相関に関する考察 |
| 著者 | *大川 眞一, 増田 弘生(ルネサステクノロジ), 井上 靖秋(早稲田大学) |
| Page | pp. 305 - 310 |
| Keyword | ばらつき, システマティック成分, 相関係数, 距離依存, ランダム曲面 |
| Abstract | LSIのチップ内ばらつきにおいて、システマティック成分というものがある。素子特性変動の、なだらかな曲面成分のことである。この曲面成分をどのように設計に取り込むかが議論されている。現在主流となっている考え方は、「相関係数の距離依存」という考え方である。それに対し、我々は以前の研究において、ランダム曲面モデルという、ランダムに変化する曲面の数学モデルを提唱した。このモデルの研究を通して、従来の考えである、「相関係数の距離依存」の問題点を明らかにした。じつは従来の考え方は、ランダム曲面の特性を完全に表していないのである。これが問題解決の壁になっている。これに対し、新たな解としてランダム曲面モデルを提唱する。 |
| 題名 | (招待)システムLSIでのばらつき考慮設計のチャレンジ −統計的静的タイミング解析の現状と課題− |
| 著者 | *西口 信行((株)半導体理工学研究センター) |
| Page | pp. 311 - 313 |
| Keyword | システムLSI, ばらつき, 設計技術 |
| Abstract | 45nm世代のシステムLSI設計ではばらつき量を考慮し,性能・機能を保証する必要が生じている．微細化に伴い,ばらつき量が大きくなっているため,ばらつき考慮の設計がますます重要になっている．そこで本稿ではばらつき考慮の設計,特にLSIの性能を決めるタイミング解析に焦点をあて,現状使われている技術,また将来使われる可能性のある技術の紹介,ならびに今後の課題について述べる． |
| 題名 | (招待)動的凸法算法とその応用 |
| 著者 | *太田 有三(神戸大学) |
| Page | pp. 315 - 320 |
| Keyword | 動的凸法問題, 上下法, 安定解析, 安定化, 拘束系の制御 |
| Abstract | 拘束系の制御において大きな役割を果たす最大出力許容集合の算出や点と凸多面体の包含関係の判定など制御系の解析・設計問題において動的凸包問題を解く必要がしばしばある． 動的凸法算法は，順次加えるべき点が与えられる場合にそれらを加えた凸包を順次計算する方法である． 本文では，動的凸法算法の1つである上下法とその応用について紹介する．元々の上下法は凸多面体のフェイスグラフを用いる方法であるが，空間の次元が大きくなるとフェイスの数が爆発的に増大するという問題がある．この問題点を緩和するためにフェイスグラフの一部だけを用いる方法を紹介する． |
| 題名 | Growing Particle Swarm Optimizers with Tree Topology |
| 著者 | *Eiji Miyagawa, Toshimichi Saito(Hosei University) |
| Page | pp. 321 - 324 |
| Keyword | Particle Swarm Optimization, Optimization, Grow-and-reduce ability |
| Abstract | This paper presents an improved version of PSO having grow-and-reduce structure. When a particle is trapped into a local optimum, a new particle is born at a position away from the trap and is connected to some/all of existing particles. If a particle can not escape from the trap, the particle is deleted in order to suppress excessive swarm grows. We have adopted two basic population topology: complete graph and tree. Performing basic numerical experiments, the algorithm performance is investigated. |
| 題名 | ニューロンの近傍関係を考慮した自己組織化 |
| 著者 | *松下 春奈, 西尾 芳文(徳島大学) |
| Page | pp. 325 - 330 |
| Keyword | 自己組織化マップ（SOM）, 教師無しニューラルネットワーク, クラスタリング |
| Abstract | 本研究では，ニューロン間の誤り近傍度を考慮する自己組織化マップ（SOM with False-Neighbor degree between neurons: FN-SOM）を提案する．誤り近傍度はFN-SOMのニューロンの行間と列間に割り当てられている．誤り近傍度の初期値は0に設定されるが，学習と共に徐々に増加し，重みベクトル更新の際にマップ上のノード間の距離の重みとして作用することで，FN-SOMは状況と入力データの形によって近傍関係を柔軟に変化させて学習する．FN-SOMを様々なデータに対して適用し，FN-SOMの振る舞いを調査する．またその結果を数値的にも評価し，FN-SOMが入力の分布状態を最も反映したマップを得ることを確認する． |
| 題名 | 基板実装状態を考慮可能な表面実装型受動部品の2ポートモデリング手法 |
| 著者 | *山長 功, 佐藤 高史, 益 一哉(東京工業大学統合研究院) |
| Page | pp. 331 - 336 |
| Keyword | 受動部品, 電源, モデリング |
| Abstract | 本論分では表面実装型受動部品のモデリング手法を提案する。 本手法では寄生インダクタンスを正確に再現できるように、受動部品を実装するPCB(Princ Circuit Board)のグランドレイアウトに応じた複数の2ポートモデルを作成する。 これらのモデルを受動部品メーカが提供することで従来モデル と比較して簡便さを損なうことはない。 さらに、受動部品とPCBを独立してモデリングすることに起因して無視される電磁結合や不要な寄生インダクタンスの補正手法について述べる。本手法の精度と有効性について、電源網の解析例により確認する。 |
| 題名 | 有限積分法による大規模電磁界解析と三次元構造の等価回路表現 |
| 著者 | *村山 敏夫(ソニー（株）モノ造り技術センター), 渡邉 貴之(静岡県立大学大学院経営情報学研究科) |
| Page | pp. 337 - 342 |
| Keyword | FDTD法, FIT法, CFS-PML, 回路シミュレータ |
| Abstract | Maxwellの方程式を離散化して数値的に求解する方法として時間領域有限差分法(FDTD法)が広く使用されている。しかし大規模な解析を行うためには未知数や離散化係数を計算機メモリに大量に保持する必要があり、解析対象の中に微細構造が含まれると時間刻みを極端に小さくとる必要があるため，計算機メモリとともに演算量も増大する． 本稿では、一次ホイットニー要素を用いた，積分形式からの定式化である有限積分法(FIT法)が数値解析プログラムの実装上，メモリ効率や解析速度の観点からFDTD法に対して優位性があることを示し、さらに等価回路表現により受動素子との同時解析がLIM法などで効果的に行えることを示す。 |
| 題名 | (招待)ソフトウェアの消費エネルギー解析と最適化技術 |
| 著者 | *石原 亨(九州大学) |
| Page | pp. 343 - 348 |
| Keyword | プロセッサ, 低消費電力設計, 命令セットシミュレータ, 見積もり |
| Abstract | 本稿では、筆者らの提案するソフトウェアデバッガベースの消費エネルギー解析手法を紹介する。組込みソフトウェア設計者が設計時に消費エネルギーを解析できる環境の構築を目標としている。ルネサステクノロジ社で開発されたM32R-IIプロセッサとSH3-DSPを対象にした実験で、ソフトウェアデバッガにより高速な電力見積もりが行えることを確認した。電力見積もり誤差はゲートレベルと比較して7%未満であった。また、この見積もり手法を低電力指向のコンパイラ最適化技術に応用した例も合わせて紹介する。 |
| 題名 | 並列化Buckコンバータに基づく区分定数モデルの安定性について |
| 著者 | *木村 大祐(法政大学工学部情報電気電子工学科), 石川 裕己, 斎藤 利通(法政大学) |
| Page | pp. 349 - 352 |
| Keyword | DC/DCコンバータ, 区分定数モデル, 位相マップ, 安定性 |
| Abstract | DC/DC Converterに基づく区分定数モデルの安定性を考察する。 まず、単体のBuck converterに基づいた区分定数モデルを位相マップを用いて考察する。次にこの区分定数モデルの並列系の安定動作領域を明らかにする。 |
| 題名 | EUDに基づくIMRT最適化勾配系の力学的性質 |
| 著者 | 福永 愛, *藤本 憲市, 吉永 哲哉(徳島大学) |
| Page | pp. 353 - 358 |
| Keyword | 強度変調放射線治療, 等価均一線量, 最適化勾配系, 力学的性質, 分岐現象 |
| Abstract | 強度変調放射線治療(IMRT)による治療計画は放射線ビーム係数に関する目標関数の最小化問題に帰着される．確定的方法のうち，目標関数を勾配法により最適化する方法が計算速度の効率性などから臨床での実施に推奨されている．本研究の目的は，等価均一線量(EUD)に基づいた目標関数によるIMRT最適化勾配法を離散時間力学系モデルとして定式化し，力学的性質に着目したモデルの解析を行うことにより，IMRT計画の有効な設計方法を開発することにある．本論文では，ターゲット領域やビーム方向による構造変化が具体的IMRT勾配系の力学的性質に与える影響を，定性的力学系理論を用いた分岐解析を通して検討した． |
| 題名 | AC-DC コンバータのスイッチング則について |
| 著者 | *石毛 保秀, 石川 裕己(法政大学/工学研究科電気工学専攻), 斎藤 利通(法政大学/工学部情報電気電子工学科) |
| Page | pp. 359 - 362 |
| Keyword | AC-DC コンバータ, 一次元リターンマップ, 分岐現象 |
| Abstract | 本論文では、AC-DC コンバータに2種類のスイッチング則を用いて考察する。簡単化のために電圧の変化に対してスイッチング周波数が高いと仮定すると出力側の負荷は定電圧源として考えることができる。また、コンバータのスイッチング時間に着目した一次元リターンマップを用いて解析を行う。このマップによりAC-DC コンバータの厳密な解析が可能となり、典型的な周期解やカオス、それらに関連した分岐現象を解析できる。 |
| 題名 | 振動応答を発生するカオス・ニューロン結合系の提案と系にみられる分岐 |
| 著者 | *武藏 美緒(徳島大学大学院保健科学教育部), 藤本 憲市, 吉永 哲哉(徳島大学大学院ヘルスバイオサイエンス研究部) |
| Page | pp. 363 - 368 |
| Keyword | 非線形問題, 離散時間力学系, ニューロン結合系, 分岐, 数理モデル |
| Abstract | 離散時間力学系であるカオス・ニューロン結合系において振動的応答がみられることを示す．微分方程式系にみられる振動解と類似の波形を離散時間力学系で再現できることは，ニューロン・モデルの数値計算応用において，計算処理速度の高速化を図ることが可能となるだけでなく，数値積分の誤差が生じないことから現象の再現性が向上する利点がある．本報告では，2個および3個のカオス・ニューロン素子を結合した系を対象として，適切なパラメータ設定の下に目的の振動応答がみられることを示し，周期点の分岐解析により，振動応答の発生機構や存在パラメータ範囲を明らかにする． |
| 題名 | Inter-Spike Interval Characteristics of Piecewise Constant Chaotic Spiking Oscillators |
| 著者 | *Tomonari Hasegawa, Yusuke Matsuoka, Toshimichi Saito(Hosei University) |
| Page | pp. 369 - 372 |
| Keyword | Chaos, Inter-Spike-Intervals, Bifurcation |
| Abstract | This paper studies dynamics of a simple chaotic spiking oscillator having piecewise constant characteristics. We have investigated characteristics of inter-spike intervals (ISIs) and have found interesting properties: "The system can output chaotic spike-trains characterized by line-like spectrums of ISIs. Such phenomena and chaos with continuous spectrum appear alternately and make window-like structure in the parameter space. |
| 題名 | デジタル電源でのスペクトラム拡散クロックによるEMI低減化 |
| 著者 | *森 偉文樹, 山田 佳央, Santhos Ario Wibowo(群馬大学 大学院 工学系研究科 電気電子工学専攻), 光野 正志, 小林 春夫, 高井 伸和, 藤村 征弘(群馬大学大学院 工学系研究科 電気電子工学専攻), 杉山 寿男, 深井 功, 大西 教久, 竹田 一郎, 松田 順一(東光（株）半導体事業センター) |
| Page | pp. 373 - 378 |
| Keyword | デジタル電源, ＰＷＭ制御, スペクトル拡散クロック, ＥＭＩ |
| Abstract | デジタル制御電源において EMI低減のためのスペクトル拡散クロック の変調アルゴリズムを提案する. スイッチング電源でのPWM変調方式は,クロックおよびその高調波の 特定周波数にスイッチングノイズや高調波ノイズが集中しEMI問題になる. この問題低減のためスペクトラム拡散クロック変調が用いられる. 従来のアナログ制御方式では 実現が難しかった複雑なスペクトル拡散クロックのアルゴリズム をデジタル制御回路部において実現することにより, 従来よりEMI低減が効果的であることを 示す. その提案変調方式のアルゴリズム, 電源シミュレータ（ＳＣＡＴ）によるシミュレーション結果を述ベる. |
| 題名 | 商用電源用の高効率スイッチトキャパシタDC-ACコンバータ |
| 著者 | *津隈 和樹(熊本電波工業高等専門学校), 江口 啓(静岡大学), 寺田 晋也, 大田 一郎(熊本電波工業高等専門学校) |
| Page | pp. 379 - 384 |
| Keyword | DC-AC, Switched-Capacitor |
| Abstract | スイッチトキャパシタ（以下SCと略す）コンバータを用いた電源は，トランスやコイル等を用いないことからIC化することが可能で，小形・軽量という特長を有している．これまでのSC DC-ACコンバータは直流を階段波にすることで交流出力を得ていたが，実際に階段波を商用電源として用いるのは困難である．そのため，本稿では，レギュレータを用いて階段波を理想的な正弦波交流にする．また，階段波の段数はキャパシタの数に依存していた．本稿では，コンバータを2段にすることにより従来回路に比べ同じキャパシタの数でより細かい階段を有する階段波を作れるという特長をもっている．そのため，レギュレータを通過する際の損失が減り高効率化が図れる． |
| 題名 | 基地局パワーアンプ用包絡線追跡電源の新アーキテクチャ |
| 著者 | *神戸 章宏, 金田 雅人, 油井 史典, 小林 春夫, 高井 伸和(群馬大学大学院工学研究科 電気電子工学専攻), 志村 竜宏, 平田 仁士, 山岸 健太郎(住友電気工業株式会社) |
| Page | pp. 385 - 390 |
| Keyword | パワーアンプ, 無線基地局, 包絡線追跡電源 |
| Abstract | 本論文では基地局パワーアンプ用の高効率でかつ広帯域な包絡線追跡電源回路の新アーキテクチャを報告する。従来の回路構成では効率と帯域がトレードオフの関係になっており、帯域を延ばすには効率を犠牲にする必要があった。今回の提案回路ではオペアンプに加えて複数のインダクタとヒステリシスコンパレータを用いることで、高効率と広帯域の両立を可能にした。 |
| 題名 | 電流コンパレータを用いたCMOS温度-パルス幅変換回路 |
| 著者 | *山下 拓也(中央大学 理工学部), 高窪 かをり(明治大学 理工学部), 高窪 統(中央大学 理工学部) |
| Page | pp. 391 - 396 |
| Keyword | 温度-パルス幅変換回路, 温度センサ, CMOS |
| Abstract | 本稿では, 携帯機器に用いるコンパクトなスマート温度センサの実現に向けて, 電源電圧依存性の低い温度-パルス幅変換回路を提案する. 提案回路は電流コンパレータのしきい電圧の温度依存性を利用して温度-パルス幅変換を行う. 温度-パルス幅変換において電源電圧に依存する要素を含まないため電源電圧依存性は低い. SPICEシミュレーションにより提案回路の性能評価を行う. |
| 題名 | SOI-MOSFETを利用した能動型ひずみ検出素子 |
| 著者 | *原田 知親, 神谷 悠介, 石澤 純一, 奥山 澄雄, 松下 浩一(山形大学大学院理工学研究科) |
| Page | pp. 397 - 402 |
| Keyword | SOI-MOSFET, ひずみ検出素子, センサ |
| Abstract | ガス圧力や真空度の測定に用いる圧力センサは、機械的ひずみを電気信号に変えるピエゾ効果を利用しており、様々な材料を用いて実現されている。しかし、センサ部は抵抗や容量などの受動素子で構成されており、センサの S/N比向上のために、信号処理回路をセンサ後段に入れる必要があり回路規模が大規模になるという問題がある。そこで、圧力センサ検出部においてすべてトランジスタに置き換え、センサ検出と信号処理を同一回路で行え、かつトランジスタの動作特性範囲を効率よく利用すれば、従来よりも回路規模が半分以下で、低電力化が実現できる。そこで本研究では、MEMSの製造が比較的簡単に可能なSOI基板を用い、素子分離が簡単に行えるSOI-MOSFETを用いたひずみ検出素子を作製し、評価を行なった。 |
| 題名 | 雑音統計を用いた微弱信号検出の通信への応用 |
| 著者 | *ハム ヒョンジュ, 松岡 俊匡, 谷口 研二(大阪大学大学院工学研究科, 吹田市) |
| Page | pp. 403 - 408 |
| Keyword | 確率共鳴, 雑音, 通信, 微弱信号 |
| Abstract | 雑音統計を用いた信号検出方式の通信への応用を検討する。デバイスの微細化による低電圧動作における検出感度の確保の課題を確率論的アプローチを用いて、雑音レベル以下、閾値以下の信号に対しても十分な検出が可能になる微弱信号受信方式の開発を目標とする。ハードウェア化が困難である統計処理を代替する方式を提案し、回路実装を可能とし、リアルタイム統計処理を可能とする。提案する微弱信号検出方式において感度を数値シミュレーションで調べた結果、雑音電力の0.04倍の電力を持つ信号に対しても十分な信号検出が可能であることを確認した。提案する検出方式を集積回路で実現できれば、そのインパクトは大きいと考える。 |
| 題名 | Four-phase All PMOS Charge Pump without Body Effects in Standard CMOS Technology |
| 著者 | *Na Li(Graduate School of Information, Production and Systems, Waseda University), Zhangcai Huang(Fukuoka Industry, Science & Technology Foundation), Minglu Jiang, Yasuaki Inoue(Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 409 - 414 |
| Keyword | charge pump, four phase |
| Abstract | In this paper, a four-phase all PMOS charge pump based on the voltage doubler structure is proposed. The proposed charge pump is designed in 1.8V 0.18・ standard CMOS process with high voltage boosting efficiency and little output ripple. Moreover, it solves the voltage overstress problem which exists in the conventional charge pump and eliminates the body effect as well by adding two auxiliary substrate switching PMOS transistors. The simulation results show that the proposed charge pump circuits have an improvement about 93.2% compared with the original two-phase Dickson charge pump and an improvement about 28.2% compared with the negative four-phase Dickson charge pump when the supply voltage is 1.8V. Besides it can even work as long as the supply power voltage is larger than the threshold voltage, which makes it quite suitable to be utilized in low supply voltage applications. |
| 題名 | 三角波を二つ用いたのこぎり波発生回路 |
| 著者 | *藤村 征弘, 高井 伸和(群馬大学大学院工学研究科電気電子専攻) |
| Page | pp. 415 - 420 |
| Keyword | のこぎり波, スイッチングレギュレータ, 発振回路 |
| Abstract | 電源電圧を供給する回路にはシリーズドロッパ電源やスイッチング電源がある。このうちスイッチング電源は、シリーズドロッパ電源に比べエネルギー効率が良く、軽量小型化できるため、現在多くの電子機器に使用されている。このスイッチング電源に Ramp 波としてのこぎり波が使用される。のこぎり波は力電圧の誤差信号と比較され、矩形波 を出力するために使われる。このときのこぎり波の振幅や発振周波数に誤差あると、スイッチング電源全体のループ特性に誤差が生じる。そこで、本稿ではこの問題点を改善するため、三角波を二つ組み合わせて誤差の少ないのこぎり波を発生させる手法を提案する。またその手法を用いて回路を設計し、シミュレーションで動作を確認する。 |
| 題名 | 二重積分発振回路を用いた分数分周回路 |
| 著者 | *松本 振弥, 松谷 康之(青山学院大学 理工学部電気電子工学科) |
| Page | pp. 421 - 425 |
| Keyword | 分数分周, 分周器, PLL |
| Abstract | Δ�凜皀献絅譟璽燭鰺僂い進�数分周回路は分周周波数の周辺にシェーピングによる量子化雑音が分布するため、これを除去する手法が問題となるが、この問題を解決する一手法として２段直列積分器接続に負帰還をかけたデジタル発振回路を用いる新しい分数分周回路を提案する。 シミュレーションにより、負帰還量を固定した場合にはスプリアス雑音を出さないこと、および負帰還量を調節して位相同期をかた場合でも-100dB以下のスプリアス特性を得られることを明らかにした。 |
| 題名 | 電源遮断回路におけるパス遅延時間ばらつきの計算 |
| 著者 | *萩原 汐, 佐藤 高史, 益 一哉(東京工業大学統合研究院) |
| Page | pp. 427 - 432 |
| Keyword | パワーゲーティング, 製造ばらつき, 遅延解析 |
| Abstract | プロセスの微細化にともない増加するリーク電流を低減するため，動作してい ない回路に対する電源供給を遮断する電源遮断技術が適用されてきている．一 方で，デバイスの特性ばらつきが回路動作に与える影響が顕著になっている． 電源遮断技術を適用した回路において，製造ばらつきを考慮する回路設計を効 率化するため，電源遮断スイッチを持つ回路のパス遅延時間の分散を簡易に求 める式，及び導出式に使用するパラメータの計算方法を提案する．提案する式 は，fanout 数，論理段数，論理ゲートの種類を考慮している．従来の Monte Carlo 法によるばらつき計算と比較して，必要な計算時間を約 3 桁低減できる ことを示す．導出する式の利用により，パス遅延時間ばらつきを考慮する回路 合成や電源スイッチサイズの決定が可能となる． |
| 題名 | An Advanced Effective Capacitance Model Considering Input Waveform Effect |
| 著者 | *Minglu Jiang(Waseda University), Zhangcai Huang(Fukuoka Industry, Science & Technology Foundation), Atsushi Kurokawa(Sanyo Semiconductor Co., Ltd), Yasuaki Inoue(Waseda University) |
| Page | pp. 433 - 438 |
| Keyword | effective capacitance, gate delay, input effect, CMOS inverter |
| Abstract | In deep submicron designs, predicting gate delays is a noteworthy work for Static Timing Analysis (STA). The effective capacitance Ceff concept is usually used to calculate the gate delay of interconnect load. Conventionally, the input-signals are assumed as ramp waveforms. However, the input waveform is also the output of CMOS gates with interconnect wires. Thus the simple assumption as a ramp signal results in significant influence on the delay calculating. In this paper, an advanced effective capacitance model is proposed to consider both the input waveform effect and interconnect wire load, where the nonlinear influence of input waveform is modeled as one part of effective capacitance of capacitive load to compute the gate delay. Experimental results show a significant improvement in accuracy when the input waveform effect is considered. |
| 題名 | プロセスばらつきの積極的活用による非繰返し電圧波形の測定 |
| 著者 | 上薗 巧, *佐藤 高史, 益 一哉(東京工業大学統合研究院) |
| Page | pp. 439 - 444 |
| Keyword | 電圧測定回路, ばらつき, ばらつき活用型活用型回路 |
| 題名 | SAD Accumulation Termination Algorithm and Early Loop Termination Decision based High Quality Fast Motion Estimation for H.264/AVC |
| 著者 | *Wenqi You, Yang Song, Xianghui Wei, Takeshi Ikenaga, Satoshi Goto(Waseda University) |
| Page | pp. 445 - 450 |
| Keyword | SAD, FFS, Early Termination |
| Abstract | This paper proposes a novel computational structure for Sum of Absolute Difference (SAD) in Fast Full Search (FFS) algorithm to ellipsis part of the SAD value dependency. This structure adopts an SAD Accumulating Termination Algorithm (SAD-ATA) and an Early Loop Termination Decision (ELTD). SAD-ATA is used to analyze and determine whether to skip the following operation of successive SAD accumulation or not, and ELTD is for the control and reduction of SAD comparison loops’ degree in FFS ME. |
| 題名 | 映像符号化におけるフレームレートと動き推定精度の関係に関する考察 |
| 著者 | *坂東 幸浩, 早瀬 和也, 高村 誠之, 上倉 一人, 八島 由幸(NTT) |
| Page | pp. 451 - 454 |
| Keyword | 高フレームレート, 動き推定精度, フレームレート |
| Abstract | 高フレームレート化は映像の高画質化には不可欠な要素である。一方、映像の超高フレームレート化はデータ量の増加を招くため、効率的な符号化器の設計方法が必要となる。動画像符号化器の構成要素として、動き補償によるフレーム間予測がある。この動き補償の効率化に影響を与える符号化パラメータの一つに動き推定精度がある。フレームレートの増加に伴い、フレーム間隔が短くなるため、直感的には、フレームレートの増加に伴い、高い動き推定精度が必要となることが予想される。しかし、フレームレートと動き推定精度の関係についての定量的な性質は把握されていない。そこで、本稿では、フレームレートと動き推定精度の関係を表す解析的な理論モデルを構築し、同モデルを利用してフレームレート毎の適切な動き推定精度を推定する。 |
| 題名 | 標準基底への射影を用いたH.264/AVCにおけるモード判別の高速化 |
| 著者 | *古賀 昭浩(久留米工業高等専門学校 機械・電気システム工学専攻), 黒木 祥光(久留米工業高等専門学校) |
| Page | pp. 455 - 458 |
| Keyword | H.264/AVC |
| Abstract | H.264/AVCでは動きベクトルや，イントラ予測において多数のモードが存在するため，最適なモードを選択する手法が必須である．Joint Video Team が提供しているreference software version JM12.0では原画像と予測画像に生じるコスト関数を全てのモードに対して計算し，それが最小となるモードを採用している．本論文ではコスト関数にSum of Absolute Transformed/Hadamard Differences (SATD) を使用した場合の高速化法を提案する． |
| 題名 | 表情変化にロバストな3次元顔認証アルゴリズムの検討 |
| 著者 | *早坂 昭裕, 伊藤 康一, 青木 孝文(東北大学大学院情報科学研究科), 中島 寛, 小林 孝次(山武) |
| Page | pp. 459 - 464 |
| Keyword | 顔認証, 表情変化, ステレオビジョン, 位相限定相関法, バイオメトリクス |
| Abstract | 本論文では，表情が変わることで顔の表面構造が変化した場合でも正確に認証することができる高性能な3 次元顔認証アルゴリズムを提案する．まず，表情の異なる3 次元データが入力された場合に従来の認証アルゴリズムで生じる問題について詳細な解析を行う．その解析結果に基づき，顔の中で表情変化の影響を受けにくい部分領域の3 次元構造のみを利用して認証する3 次元顔認証アルゴリズムについて述べる．そして，表情変化のある顔データを含んだデータベースを用いた認証実験を通して，提案手法を利用することにより，顔全体の構造を利用する従来手法よりも極めて高性能な認証が実現可能であることを示す． |
| 題名 | ブロックベースFisherFacesの検討 |
| 著者 | *山田 健弘(久留米工業高等専門学校 専攻科 機械・電気システム工学専攻), 黒木 祥光(久留米工業高等専門学校 制御科) |
| Page | pp. 465 - 468 |
| Keyword | 顔認識 |
| Abstract | これまで、様々な顔認識の手法が提案されてきた。その中でも、高い認識率を誇る手法にFisherfacesというものがある。しかし、この手法で用いる行列は、データセットに依存するという問題があり、データセットによっては極端な次元低下を招いてしまう。この論文では、ブロックPCAを応用することで極端な次元低下を防ぎ、Fisherfacesにおいて、より認識率の高いブロックサイズを検討する。 |
| 題名 | 自己組織化マップを用いた輪郭抽出手法BL-DCDAMの提案 |
| 著者 | *植田 拓也(株式会社ギャラクシー), 鷲見 育亮, 難波 福弥(鳥取環境大学), 薮木 登(津山工業高等専門学校), 築谷 隆雄(松江工業高等専門学校) |
| Page | pp. 469 - 474 |
| Keyword | DCDAM, 自己組織化マップ, 位相保持マッピング, 輪郭抽出 |
| Abstract | 本研究では，自己組織化マップを用いた輪郭抽出手法DCDAMの改良として，自己組織化マップにおける学習アルゴリズムに入力ベクトルの提示順序に依存しないバッチ学習型SOMアルゴリズムを導入し，物体の輪郭抽出を行った． 実験の結果，これまでに提案している逐次学習型SOMアルゴリズムと比較して良好な結果を得ることができた．さらに，従来手法の１つであるActive Netとの比較実験を行い，提案手法の有効性を確認することができた． |
| 題名 | DCDAMによるActive Netの初期設定制御の検討 |
| 著者 | *難波 福弥, 鷲見 育亮(鳥取環境大学), 植田 拓也(株式会社ギャラクシー), 薮木 登(津山工業高等専門学校), 築谷 隆雄(松江工業高等専門学校) |
| Page | pp. 475 - 480 |
| Keyword | 画像認識, Active Net, DCDAM |
| Abstract | 画像中から領域を抽出するための手法としてActive Netがある．しかし，画像中の端に対象物体が存在していた場合，さらに複数物体の抽出において対象物体の位置・数を定義することが難しい場合にその性能について問題があった． そこで，本研究ではActive Netで従来問題となるような適当な位置・大きさの物体に対して，輪郭抽出手法DCDAMをActive Netの制御へ適用することでその性能改善を試みた． 実画像を用いたシミュレーション実験を行い，従来手法では抽出が困難な場合においても提案手法では正しく抽出を行うことができることを示した． |
| 題名 | ファジー推論による画像拡大法のハードウェアへの実装 |
| 著者 | 加藤 光成, *中村 幸弘, 木村 誠聡(神奈川工科大学情報学部情報工学科), 田口 亮(武蔵工業大学工学部生体医工学科) |
| Page | pp. 481 - 484 |
| Keyword | FPGA, 拡大法, FUZZY |
| Abstract | ディスプレイの高解像度化が目覚しいものの，従来の映像規格で記録された映像は解像度が低く，最新のディスプレイには適応しない．そこで，低解像度の映像を高解像度化することが求められる． 本稿ではアーティファクトの影響が無く，高周波数成分が保存可能なファジー推論による画像拡大法をハードウェアに実装したので，報告をする． |
| 題名 | 原画像を利用した印刷画像へのデータ埋め込み |
| 著者 | *正野 隆文, 棟安 実治, 中西 康二(関西大学) |
| Page | pp. 485 - 488 |
| Keyword | 印刷画像, データ埋込, 原画像, 拡散符号, 誤り訂正符号 |
| Abstract | 本稿では，原画像が既知であるとして，これを利用したDCT変換と拡散方式に基づく印刷画像へのデータ埋め込み・検出法を提案する．まず，端末機側での検出を考慮した原画像の情報を用いない方法について紹介し，その問題点である埋め込み可能な情報量が少ない点や，誤検出が起こりやすい点について述べる．それを解決する方法として，埋め込み時に用いる拡散符号にWalsh符号を用いることと，検出処理を原画像の情報を保有しているサーバで行うものとし，原画像を用いた検出法を提案する．これにより埋め込み可能ビット数の大幅な増加と精度の良い検出が可能となることを示す．また，ノイズに対する耐性を強化する方法として，誤り訂正符号の導入と3ブロック埋め込みの適用，さらに，より実用化に向け，ディジタルカメラを用いた画像取り込みへの対応についても検討を行う． |
| 題名 | ドット集中型誤差拡散の粒度制御 |
| 著者 | *阿部 淑人(新潟県工業技術総合研究所) |
| Page | pp. 489 - 492 |
| Keyword | ハーフトーニング, 誤差拡散, クラスタードット, 粒度制御 |
| Abstract | 印刷用途のデジタルハーフトーニングにおいては, 印刷適性向上のためドットの集中化が必要である． 組織的ディザ法では基本周期があるためにモアレなどの副次作用がある反面粒状性劣化などの悪影響は少ない． 確率的手法の誤差拡散法では基本周期の不在によりモアレなどの副次作用はないが，ドットの集中化を行うとハイライト部およびシャドウ部で周波数主値(Principal Frequency)の低下により粒状性が顕在化するという欠点を持っている． 本稿では原画像の明暗に応じてドットサイズの制御を行うことで粒状性を抑制することを提案している． |
| 題名 | 離散時間型セルラーニューラルネットワークによる画像高解像度化 |
| 著者 | *小西 健文(上智大学), 大竹 敢(玉川大学), 青森 久(上智大学), 高橋 伸彰(日本アイ・ビー・エム（株）), 田中 衞(上智大学) |
| Page | pp. 493 - 496 |
| Keyword | 離散時間型セルラーニューラルネットワーク, 画像高解像度化, cycle spinning |
| Abstract | 本論文では，離散時間型セルラーニューラルネットワーク(DT-CNN)を用いた画像高解像度化手法を提案する．提案手法では，DT-CNNの非線形内挿ダイナミクスによる優れた予測性能にもとづいた高解像度化が実現される．一般的に，高解像度画像は補間処理によって生成される様々なノイズを含んでしまうことが問題とされている．そのため，提案手法ではノイズの低減を図るため，効果的なノイズ除去手法の一つであるサイクルスピニングをDT-CNNに導入している．シミュレーションでは，様々な標準画像を用いて実験を行い，従来法と比較し提案手法の優位性を確認した． |
| 題名 | 1ビット信号処理による相互相関処理の計測精度・分解能 |
| 著者 | *平田 慎之介, 黒澤 実(東京工業大学), 片桐 崇(すてきな有限会社) |
| Page | pp. 497 - 500 |
| Keyword | 超音波距離計測, 1ビット信号処理, ΔΣ変調, パルス圧縮, 相互相関 |
| Abstract | パルスエコー法を用いた超音波距離計測では，送信した超音波パルスと計測対象から反射するエコーとの時間遅れ(Time of flight: TOF) を計測することで距離計測を行う．超音波パルスとエコーとの相互相関をとるパルス圧縮技術を適用することで，TOFの測定分解能を向上させることができる．しかし相互相関処理には，大量の演算コストが必要であり，実時間でTOFを計測することが困難となる。これまで，1ビット信号の相互相関処理，移動平均フィルタでの相互相関関数の平滑化処理からなるセンサ信号処理手法を提案してきた．本論文では，提案手法を用いて超音波距離計測実験を行い，1ビット信号処理による相互相関処理の検討，提案する超音波距離計測手法の評価を行う． |
| 題名 | 算術型圧縮符号化法のJPEG2000への適用に関する検討 |
| 著者 | *下村 彰(拓殖大学 大学院 工学研究科), 渡邊 修, 川名 明夫(拓殖大学工学部電子システム工学科) |
| Page | pp. 501 - 505 |
| Keyword | JPEG 2000, 算術型圧縮暗号, JPSEC, 画像暗号化 |
| Abstract | 本稿では、算術型圧縮暗号化法に基づく画像暗号化法を、JPEG 2000符号化方式に応用したシステムを提案する。提案するシステムの特徴として、暗号化後もJPEG 2000のフォーマットを維持すること、暗号化のための付加処理が必要ないこと等が挙げられる。システムの有効性を確認するために、種々の画像を用いた暗号化実験を行い、その性能を評価した。実験の結果、提案する暗号化システムは、JPEG 2000符号化画像の暗号化に対する要求条件を満たすものであることが確認された。 |
| 題名 | USB接続による暗号化デバイスの開発 |
| 著者 | 八木橋 和宏, *木村 誠聡(神奈川工科大学 情報学部情報工学科), 田口 亮(武蔵工業大学 工学部生体医工学科) |
| Page | pp. 507 - 510 |
| Keyword | USB, 暗号化 |
| Abstract | 従来のUSBメモリの暗号化はPCにおけるソフトウェア処理などにより，機器における依存性が高い．よって，暗号化および認証機能をPCやUSBメモリから分離し，不特定のPCやUSBメモリにて利用できる機器が望まれる． 本稿ではこの暗号機器システムを開発したので，報告をする． |
| 題名 | Model-Based RTL Designs of IEEE802.11n Wireless LAN System |
| 著者 | *Yuhei Nagao, Masayuki Kurosaki, Hiroshi Ochi(Kyushu Institute of Technology) |
| Page | pp. 511 - 514 |
| Keyword | 無線LAN, IEEE802.11n, MIMO, RTL, FPGA |
| Abstract | In this paper, we present two register-transfer level (RTL) designs of physical layer-baseband (PHY-BB) for IEEE802.11n wireless local area network (WLAN) system. One is two antennas model which is able to achieve 144Mbps with 20MHz bandwidth, and the other is four antennas model which is able to achieve 600Mbps with 40MHz bandwidth. We engineer them applying a model-based design process (MBDP) which can accelerate and simplify the development. The results of logic synthesis and the implementation experiments on prototyping FPGA board are reported. |
| 題名 | A Spreading Code Search in Frequency Domain for UWB System and Its Application to IEEE 802.15.4a IR-UWB System |
| 著者 | Daegun Oh, Sanghun Yoon, *Jong-Wha Chong(Hanyang University) |
| Page | pp. 515 - 518 |
| Keyword | spectral peak to average ratio (SPAR), IR-UWB, spreading code |
| Abstract | In this paper, we propose a novel search method for spreading codes of UWB system and apply it to IEEE 802.15.4a IR-UWB system. To find out the codes with low spectral peak to average ratio(SPAR) and good auto-correlation, we search spreading codes in spectral area by generating the spectrum composed of constant amplitude and random phase because a code of flat power spectral density(PSD) is to have a sync-shaped auto-correlation function in time domain and very low SPAR. The proposed search method found out the code set which had SPAR reduced about 1.1079dB, Golay merit factor(GMF) improved by 49% and almost the same modified Golay merit factor(MGMF) compared to the code set used as preambles for IR-UWB system. |
| 題名 | The Frequency Offset Estimation Algorithm for DBO-CSS |
| 著者 | Seung-Han Baik, Sang-Hun Yoon, *Jong-Wha Chong(Hanyang University) |
| Page | pp. 519 - 522 |
| Keyword | DBO-CSS, chirp, frequency offset |
| Abstract | In this paper, we propose a new frequency offset estimation algorithm for DBO-CSS which is a standard for wireless personal area network (WPAN). In DBO-CSS, there can be several integer multiples of 2π in the phase rotation caused by the frequency offset because of the long time difference between the samples of differential relation and the high permissible frequency offset of the crystal oscillators between the transmitter and the receiver. The integer part of the phase rotation can not be determined by the usual estimation methods based on auto-correlation. In this paper, we propose an estimation algorithm by using the relationships of each subchirp signals to find the integer part without phase ambiguity. The proposed method is based on the matched filter in order to maximize the received signal-to-noise ratio (SNR) before differential demodulation. As a result, we can estimate the frequency offset without the phase ambiguity and enhance about 1.1dB SNR compared with the methods based on the autocorrelation. |
| 題名 | POCを基礎とした対向車両の検出と追跡 |
| 著者 | *難波 仁, 棟安 実治(関西大学) |
| Page | pp. 523 - 526 |
| Keyword | 対向車追跡, 車載カメラ, 初期点検出, POC, Coarse-to-fine探査法 |
| Abstract | 本稿では，POC(Phase Only Correlation)法を基礎とした車載カメラにおける対向車両の検出と追跡について提案する．この手法は，２画像間の変位を正確に測定できる技術であるPOCを移動物体の検出と追跡に応用している．車載カメラから移動物体を追跡する場合，背景差分などの手法を用いることは困難であり，検出精度を向上することも難しい．この問題点を解決するため，POCを利用して動きベクトルを求めることで初期点を検出する手法とPOCに基づくCoarse-to-fine探査法を用いた追跡法を提案する．また，提案手法を実際に車載カメラから得られた画像へ適用し，対向車追跡を行なった結果について示し，提案手法によって良好な結果が得られていることを示す． |
| 題名 | 視覚情報のみを用いたマイコンカーによる白線追従型走行システムの検討 |
| 著者 | *森田 佳成(鳥取環境大学環境情報学部), 鷲見 育亮, 難波 福弥(鳥取環境大学大学院), 藪木 登(津山工業高等専門学校), 築谷 隆雄(松江工業高等専門学校) |
| Page | pp. 527 - 532 |
| Keyword | 道路認識, 画像処理, マイコンカー |
| Abstract | 本論文では，カメラを搭載した車両を，そのカメラからの画像による道路認識によって自律制御するための手法について提案する．すでに提案されている１kHzのサンプリング性能を持つ高性能カメラによる道路認識制御とは異なり，低サンプリングレートのカメラを用いた場合でも安定して制御走行が可能な道路認識手法について検討を行っている．また，提案手法を用いて実際にカメラを搭載したミニチュアカーの自動道路認識走行制御実験を行っている．最後にその実験結果から，低サンプリングレートのカメラを用いた場合でも，道路認識による車両の制御走行を行うことができることを示す． |
| 題名 | 短鍵を用いたJPEG 2000符号化画像の効果的暗号化法 |
| 著者 | *今泉 祥子(新潟県工業技術総合研究所), 藤吉 正明, 貴家 仁志(首都大学東京 システムデザイン学部) |
| Page | pp. 533 - 537 |
| Keyword | アクセス制御, スケーラビリティ, 結託攻撃, 一方向性ハッシュ関数 |
| Abstract | JPEG 2000 (JP2) の重要な特長の一つである階層的スケーラビリティを保持して，鍵長の低減を可能とするアクセス制御型暗号化法を提案する．JP2 符号化画像では，スケーラビリティを利用することにより，例えば，画像の有料配信において，金額に応じた質の画像をユーザへ配信するアクセス制御が可能となる．提案法は，ただ一つの暗号鍵（マスターキー）のみを管理し，ある質の画像再生を許諾されたユーザに対して，マスターキーから従属的に生成された1 つの鍵を配送する．また，複数のユーザが暗号鍵を共有して，許諾された画質より高い画質で再生する結託攻撃に対しては，あらゆる攻撃に対して十分な耐性を有する．部分鍵の数と総鍵長，部分鍵長を従来法と比較して，提案法の有効性を明らかにしている． |
| 題名 | カオスによる電子透かしを用いたJPEG画像の改ざん検出 |
| 著者 | *久野 雅, 梅澤 太一(明治大学大学院理工学研究科), 鎌田 弘之(明治大学理工学部) |
| Page | pp. 539 - 542 |
| Keyword | 改ざん検出, カオス, JPEG, 電子透かし |
| Abstract | 近年，ディジタルカメラ等の普及に伴い，JPEG画像を扱う機会は非常に多くなっているが，これらの画像を証拠写真や証明写真など公式の場面で利用することを検討した場合，画像の改ざん等に対する対策が必要となる．本研究では，電子透かしの原理を利用し，2つの異なるカオスストリーム暗号をJPEG画像に埋め込む．透かし情報をカオス信号に変調し画像に埋め込むとカオスの初期値鋭敏性，軌道不安定性といった性質のため，画像が改ざんを受け、透かし情報が破壊されると正しい復号は不可能となり，そのことによって改ざん検出が可能となる．また，2つの異なるカオス信号の復号結果を比較することにより，事前に透かし情報を知らなくても改ざん・エラーの判定が可能となる． |
| 題名 | デジタルシネマ向けJPEG 2000符号化画像のためのビットストリームレベル画像検索法 |
| 著者 | *渡邊 修(拓殖大学工学部電子システム工学科), 福原 隆浩(ソニー株式会社 B2B ソリューション事業部), 貴家 仁志(首都大学東京システムデザイン学部) |
| Page | pp. 543 - 547 |
| Keyword | JPEG 2000, 画像検索, JPEG 2000 Search, ゼロ・ビットプレーン |
| Abstract | 本稿では，JPEG 2000符号化画像のビットストリームレベル検索法を提案する．提案法はJPEG 2000ビットストリームからヘッダ解析によって抽出したゼロ・ビットプレーン情報を，JP2 符号化画像間で比較することによって画像間の類似度を算出するものである．提案法は，JPEG 2000 符号化画像をデコードすることなく類似度を求めることができる．複数の動画像を用いた計算機シミュレーションによって，提案法に基づく画像検索は高速に実行可能であることを確認した． |
| 題名 | 検索機能を有するJPEG符号化画像のスクランブル法 |
| 著者 | *穂坂 諒(首都大学東京大学院), フィトリ・アルニア(シャクアラ大学), 藤吉 正明, 貴家 仁志(首都大学東京) |
| Page | pp. 549 - 552 |
| Keyword | 類似度尺度, 疑似乱数, 圧縮画像, プライバシー |
| Abstract | 本稿は，JPEG符号化画像のためのスクランブル法とスクランブル画像からの画像検索とを提案している．提案法では，画像のスクランブルおよび検索を共に，離散コサイン変換(Discrete Cosine Transform, DCT)係数の正負符号の性質に基づき実行する．DCT係数の正負符号は対応する振幅と独立に取り扱われていることから，符号列の復号なくDCT係数の正負符号を処理可能であり，高速な処理を実現可能である．スクランブルは，DCT係数の正負符号の反転によって実現されるため，処理後も符号長は変化しない．また，提案するスクランブル法は検索用特徴量を保持しており，それを利用することでスクランブル画像から検索可能である． |
| 題名 | A Low-cost LSI Design of AES against DPA Attack by Hiding Power Information |
| 著者 | *Yibo Fan, Takeshi Ikenaga(Waseda University), Yukiyasu Tsunoo(NEC Corp.), Satoshi Goto(Waseda University) |
| Page | pp. 553 - 556 |
| Keyword | AES, DPA, LSI |
| Abstract | This paper proposes a low cost VLSI implementation of Advanced Encryption Standard (AES) algorithm, which is resistant to Differential Power Analysis (DPA) attack. A parallel data path structure is proposed to reduce hardware cost. Only one S-Box is used in our design. In order to against DPA attack, two hiding techniques are used: 1) Time dimension hiding, which randomizes the execution order of AES algorithm. 2) Power consumption hiding, which uses a shadow GF(28) inversion module to conceal the power consumption. The synthesis results show that the hardware cost of our design is about 6881 Gates, the clock frequency is 108 MHz, and the throughput is 68 Mbps. |
| 題名 | RTL Design and FPGA Implementation of Single Carrier Wireless System |
| 著者 | *Kunitoshi Nishijo, Wahyul Amien Syafei(Graduate School of Computer Science and Systems Eng., Kyushu Institute of Technology), Yushi Maeda, Masayuki Kurosaki(Faculty of Computer Science and Systems Eng., Kyushu Institute of Technology), Satoru Ishii(Electronic Systems Division Futaba Corporation), Hiroshi Ochi(Faculty of Computer Science and Systems Eng., Kyushu Institute of Technology) |
| Page | pp. 557 - 560 |
| Keyword | Single Carrier, Frequency Domain Equalization, RTL, FPGA |
| Abstract | In this paper, we present a FPGA implementation of single carrier (SC) wireless system with frequency domain equalization (FDE) to overcome the effects of multipath fading channels. We propose a new packet format for this wireless system to reduce the error of channel estimation that occurs in the last part of the packet caused by time fluctuation of the channel. Our targets are velocity 15 km/h and 3 Mbps data rate under 1MHz bandwidth. Simulation results show that our proposed system can work in severe multipath fading with 33-Hz Doppler shift (15km/h) and 6-ppm frequency offset environment. The logic synthesis result meets the specification. |
| 題名 | レジスタ内Shuffleを考慮したSuperword Level Parallelismを活用したSIMDプロセッサのための自動並列化 |
| 著者 | *三好 健文(東京大学大学院情報工学系創造情報学専攻), 杉野 暢彦(東京工業大学大学院総合理工学研究科物理情報システム専攻) |
| Page | pp. 561 - 564 |
| Keyword | コンパイラ, SIMD, 自動並列化 |
| Abstract | SIMD演算は，高いデータ並列性を持つ計算処理に対して有効であるが，それらを有効に利用するプログラムが必要となる． 本論文では，SIMD演算を手軽かつ効果的に活用するために，プログラム中に内在するSuperword Level Parallelismに着目した自動並列化手法を提案する．提案手法では，データを揃えるために必要となるShuffle命令を削減することで，少ないオーバヘッドで，高い並列演算性能を引き出す．また，あらかじめロードすべきメモリを効率良く配置するためのメモリ配置の決定手法についても言及する． 提案手法をCell B.E.のSPUを対象とする自動並列化に適用し，その効果を評価する． |
| 題名 | RF信号のダイレクトA/D変換によるソフトウェア無線受信機の試作と評価 |
| 著者 | *茂木 貴之(横浜国立大学 大学院 工学府), 金 ミンソク(東京工業大学・大学院理工学研究科), 市毛 弘一, 新井 宏之(横浜国立大学 大学院 工学府) |
| Page | pp. 565 - 568 |
| Keyword | ソフトウェア無線, ディジタルフロントエンド |
| Abstract | ソフトウェア無線の受信系における理想的構成としてRF信号を直接ディジタル化する構成が挙げられる．RF信号を直接ディジタル化するためには高速動作するAD変換器が必要だが，近年の技術革新によりこの問題も解決されつつある．本稿ではRF信号の直接AD変換によるマルチモード受信機の構成を提案する．また，高速AD変換器およびFPGA(Field Programmable Gate Array)を用いて提案構成の試作を行い，その回路規模を従来の方式と比較評価する．また，ROMベースNCOのスプリアスに対する性能もシミュレーションにより評価する． |
| 題名 | 障害物を含む領域における連結度を考慮した配線長見積りを用いた最長配線手法 |
| 著者 | *小平 行秀, 末廣 傑, 高橋 篤司(東京工業大学) |
| Page | pp. 569 - 574 |
| Keyword | 最長配線, プリント基板, 2連結成分, グラフ理論 |
| Abstract | 近年の回路動作の高速化に伴い，遅延量を高い精度で実現することが必要となっている．例えば，全ての信号に対して同じ遅延量を揃えるために，遅延量が最大値の信号に揃うように遅延値の満たない信号に出来るだけ小さい領域を割り当て，その領域内で配線を迂回させて配線遅延量を増大させるという手法が考えられる．本稿では，プリント基板上での一層配線を想定し，障害物を含む領域が与えられたときの単線の最長配線問題に対し，未配線領域の連結度を考慮することで得られる未配線領域で実現できる配線長の上界の見積もりを用い，始点から終点まで一点ずつ逐次的に配線を拡張する手法を提案する． |
| 題名 | Weighted Jumper Insertion for Antenna Fixing |
| 著者 | *Mei-Fang Chiang, Takeshi Yoshimura(Waseda University) |
| Page | pp. 575 - 580 |
| Keyword | DFM, Antenna Effect, physical design, jumper insertion, reliability |
| 題名 | Lagrangian Relaxation Based Inter-Layer Signal Via Assignment for 3-D ICs |
| 著者 | *Song Chen, Liang-Wei Ge, Mei-Fang Chiang, Takeshi Yoshimura(Graduate School of IPS, Waseda University) |
| Page | pp. 581 - 586 |
| Keyword | three dimensional integrated circuits, signal via, through-the-silicon via |
| Abstract | Three-dimensional integrated circuits (stacked dies), can alleviate the interconnect problem coming with the decreasing feature size and increasing integration density, and promise a solution to heterogenous integration. The vertical connection, which is implemented by the through-the-silicon via, is a key technology for 3-D ICs. Given 3-D circuit placement or floorplan results, the inter-layer via assignment of two-layer chips can be optimally solved by a convex-cost max-flow formulation with signal via congestion optimized. As for 3-D ICs with three or more layers, the inter-layer signal via assignment is modeled as an integral min-cost multi-commodity flow problem, which is solved by a heuristic method based on the Lagrangian Relaxation. |
| 題名 | (招待)体内コンピュータプロジェクト：生体内機器のためのＬＳＩ開発 |
| 著者 | *泉 知論(立命館大学), 吉川 雅弥(名城大学), 加藤 俊之, 山内 寛紀(立命館大学) |
| Page | pp. 587 - 592 |
| Keyword | 生体, 組込みシステム, システムＬＳＩ, カプセル型内視鏡 |
| Abstract | 生体内機器の頭脳となるシステムＬＳＩの開発について概要をまとめる。ＬＳＩのシステムアーキテクチャを検討し、プロセッサ、通信モジュール、ほか各種モジュール、ならびにソフトウェアの設計を行なった。FPGAによるプロトタイプとして実装しリアルタイムの機能検証を進めるとともに、ＬＳＩ試作を進めている。 |
| 題名 | (招待)分散リアルタイム制御用SoC：Responsive Multithreaded Processor |
| 著者 | *山崎 信行(慶應義塾大学 理工学部) |
| Page | pp. 593 - 598 |
| Keyword | SoC, リアルタイム, RMTP, Responsive Link, 分散制御 |
| Abstract | 本論文では，分散リアルタイム制御を容易に実現することを目指したSoC (System-on-Chip) であるResponsive Multithreaded Processor (以下，RMTP)について述べる．RMTPは，分散リアルタイム 制御に必要なほとんどの機能を1チップに集積したシステムオンチップである．具体的には，リアルタイム処理機能(RMT PU)，リアルタイム通信機能(Responsive Link)，コンピュータ用周辺機能(DDR SDRAM I/Fs, DMAC, PCI-X, IEEE1394, Ethernet, RS-232C, Digital I/O, etc.)，制御用周辺機能(PWM generators, PWM inputs, Pulse counters, SPI, etc.)を1チップに集積している． |
| 題名 | 部分フォワーディング機構に対応した発見的命令スケジューリング |
| 著者 | *稗田 拓路, 田中 浩明, 坂主 圭史, 武内 良典, 今井 正治(大阪大学 大学院情報科学研究科 集積システム設計学講座) |
| Page | pp. 599 - 604 |
| Keyword | 部分フォワーディング, 命令スケジューリング, コンパイラ, 設計空間探索 |
| Abstract | 部分フォワーディングは，プロセッサ中の一部のパイプラインステージ間にのみフォワーディングパスを持たせる手法である．コンフィギュラブルプロセッサ上で動作するプログラムに対して，フォワーディングパスの構造を決定する設計空間探索を行うことで，命令の実行効率を落とさずにハードウェア量を削減することができる．このとき，部分フォワーディングに対応した命令スケジューラの性能が重要となる．本稿では, 部分フォワーディングを有効に利用するための発見的な命令スケジューリング手法を提案する．実験では，ベンチマークプログラムに対して短いコンパイル時間で最適解に近い結果が得られたことを示す． |
| 題名 | An Optimal Scheduling for Task Precedence Graphs on Parallel Systems Based on Geometric Analysis |
| 著者 | *Hassan Youness, Ashraf Salem, Masaharu Imai(Graduate School of Information Science and Technology, Osaka University) |
| Page | pp. 605 - 610 |
| Keyword | Geometric Analysis, Task Scheduling, A* algorithm |
| Abstract | A scheduling algorithm aims to minimize the overall execution time of the program by properly allocating and arranging the execution order of the tasks on the core processors such that the precedence constraints among the tasks are preserved. In this paper, we present a new scheduling algorithm by using geometry analysis of the Task Precedence Graph based on A* and pruning techniques to produce an optimal solution for the allocation/scheduling problem of a parallel application to parallel and multiprocessor architecture referred to as ASIP Array Systems. The main goal of this work is to significantly reduce the search space and guarantee the optimality due to the analysis of task graphs geometry and using pruning methods. We implement the algorithm on a general task graph problems that are manipulated in most of works and obtain the optimal scheduling with a small number of states. The viability and potential of the proposed algorithm is demonstrated by an illustrative example. |
| 題名 | Subtask Priority Scheduling for Multiprocessor under Peak Power Constraint |
| 著者 | Sunghwan Park, Byunggyu Ahn(Department of ECE, Hanyang University ), Kiseok Chung, *Jongwha Chong(Department of ECE, Hanyang University ) |
| Page | pp. 611 - 616 |
| Keyword | MPcore, Schedling, Peak power, Power modeling |
| Abstract | Due to the advent of multiprocessor core (in short, multi-core), the critical issues in a multi-core environment is power consumption in cores. Especially, the peak power consumption emerges as one of the most crucial problems. Therefore, to ensure high performance and low power, multi-core systems must have a special mechanism to control the peak power. In this paper, we propose a new scheduling algorithm which is very effective in reducing the peak power consumption by scheduling tasks under peak power constraint for multi-core systems. To obtain accurate power profiles of each task, we simulate the tasks under virtual platform which can estimate power consumption of each instruction. Then, we apply PWL (Piece-Wise Linear) modeling to the power profile of each task to divide a task to some sub-tasks. To meet peak power and average power constraints, we dispatch each sub-task in multiple cores using our scheduling algorithm. We demonstrate the effectiveness of our proposed approaches using benchmark applications. |
| 題名 | チップ内システマティックばらつきと回路スキュー特性相関 |
| 著者 | 増田 弘生, 大川 眞一, 黄田 剛(（株）ルネサス テクノロジ), 奥村 隆昌(富士通VLSI(株)), 黒川 敦(三洋半導体(株)), 金本 俊幾(（株）ルネサス テクノロジ), 佐藤 高史(東京工業大学), 橋本 昌宜(大阪大学), *中島 英斉(NECエレクトロニクス(株)), 高藤 浩資((株)リコー), 小野 信任((株)ジーダット・イノベーション) |
| Page | pp. 617 - 622 |
| Keyword | ばらつき, チップ内, システマティック, 回路スキュー, ランダム曲面 |
| Abstract | 従来必ずしも明確になっていなかったチップ内システマティックばらつきが、回路特性ばらつきに与える影響を、定量的に解析した。解析方法は、システマティックばらつきをランダム曲面でモデル化し、その結果をモンテカルロ解析に取り込む手法である。さらに、その結果を距離相関によるシステマティックばらつきのモデル化と比較、検証した。65nmプロセス、チップサイズ2mm□、システマティックばらつき量σsys=2%を仮定して、回路スキュー分布を解析した結果、1次曲面を仮定した場合には、回路スキュー最大値はσ=20.1ps(パス遅延相対値9.0％)で非常に大きくなることがわかった。また、1次と2次のランダム曲面モデルと、距離相関によるシステマティックばらつきのモデルとを、それぞれ比較した結果、距離相関を用いる方法では、約230psのパス遅延に対して、標準偏差として1次で-7.4ps、2次で-7.9psの誤差が生じることがわかった。 |
| 題名 | データパス合成における最小遅延補正演算器数の最小化手法 |
| 著者 | *井上 恵介, 金子 峰雄, 岩垣 剛(北陸先端科学技術大学院大学) |
| Page | pp. 623 - 628 |
| Keyword | 遅延ばらつき, データパス合成, 最小遅延補正 |
| Abstract | 半導体プロセスの微細化に伴い，寄生素子の影響増大，電圧の微弱化が進み，雑音や遅延変動の問題が顕在化してきている．遅延変動の下で回路がホールド条件を満足するための手法として，演算器のノンクリティカルパスに遅延素子を挿入することでレジスタ間の最小遅延を補正する手法が考えられる．本稿では最小遅延を補正する演算器数の最小化問題について検討する．結果として合成されるデータパスは，(1)各演算実行に関して最小遅延補正と構造的遅延変動耐性に基づくレジスタ割り当ての少なくとも一方によって遅延ばらつきの下でのホールド条件に対する十分なマージンが確保され，(2)最小遅延補正を要する演算器数とデータ保持に必要なレジスタ数が最適化されたものとなっている． |
| 題名 | 遅延挿入量最小化のためのクロックスケジューリングと遅延挿入手法 |
| 著者 | *小平 行秀, 谷 修平, 高橋 篤司(東京工業大学) |
| Page | pp. 629 - 634 |
| Keyword | クロックスケジューリング, 一般同期方式, 遅延挿入 |
| Abstract | レジスタへのクロックスケジューリングのみで所望のクロック周期を実現できるとは限らない．クロックスケジューリングと論理回路に遅延挿入を行うことでクロック周期が削減できることが知られている．与えられた論理回路からの修正量を少なくするため，できるだけ少ない遅延挿入量で所望のクロック周期を実現した回路を得ることに焦点を当てる．本稿では，初期のクロックスケジュールから遅延挿入量が少なくなるようなクロックスケジュールに変更する手法と，最大フロー・最小カット法を利用し，出来るだけ少ない遅延挿入量でクロックスケジュールを満たすような遅延挿入手法を提案する． |
| 題名 | A 45nm Stable SRAM Structure for Ultra Low Leakage Power |
| 著者 | *Sui Huang(Waseda University), Zhangcai Huang(Fukuoka Industry, Science & Technology Foundation), Atsushi Kurokawa(Sanyo Semiconductor Co., Ltd), Yasuaki Inoue(Waseda University) |
| Page | pp. 635 - 640 |
| Keyword | SRAM, Dynamic Standby Mode, Leakage Suppression |
| Abstract | In this paper, a novel structure named Dynamic Standby Mode SRAM is proposed, which is based on the theory that both raising negative supply voltage, Vss, and reducing the difference between Vdd and Vss to its limit could cut down leakage current substantially. Furthermore, the impact of performance and the cost of additional area are also carefully considered. The simulation results based on a 45nm technology model of BPTM (Berkeley Predictive Technology Method) show that 55.8% and 80.2% leakage power is saved compared to DRV method and Gated-Vdd SRAM, respectively. Meanwhile, the stability of SRAM is guaranteed by choosing an appropriate value of Vss. |
| 題名 | 2次元格子グラフとトーラスの逐次診断可能次数について |
| 著者 | *穂積 真之介, 山田 敏規(埼玉大学 大学院理工学研究科 数理電子情報部門) |
| Page | pp. 641 - 646 |
| Keyword | マルチプロセッサシステム, 逐次診断可能次数, 2次元格子グラフ, 2次元トーラス |
| Abstract | マルチプロセッサシステムのシステムレベル故障診断のためのグラフ理論的な枠組はPreparataらによって提案され，PMCモデルとして広く知られている．PMCモデルにおける故障診断は，検査結果から全ての故障プロセッサを同定する同時故障診断と少なくとも一つの故障プロセッサを同定する逐次故障診断の二つに分類される．故障プロセッサの数がtを超えないという仮定の下でシステムの逐次故障診断が可能であるtの最大値を，そのシステムの逐次診断可能次数と呼ぶ．これまで，2次元平方格子グラフと平方トーラスの逐次診断可能次数はO(N2/3)であることが知られている．小文ではこの結果を一般化し，任意の2次元格子グラフとトーラスに対する逐次診断可能次数を求める． |
| 題名 | Minimum Energy Broadcasting in Wireless Networks in Manhattan Model |
| 著者 | *Toshinori Yamada(Saitama University) |
| Page | pp. 647 - 652 |
| Keyword | MECBS problem, Wireless Networks, Broadcasting, Manhattan Model |
| Abstract | This paper considers a special case of MECBS(Minimum Energy Consumption Broadcast Subgraph) problem, which is motivated by minimum energy braodcasting in wireless networks in a city area like as in Manhattan in NY. First, this problem is proved to be NP-hard, and then MST, an algorithm based on minimum spanning tree, is 4-approximation algorithm for this problem. |
| 題名 | 矩形描画あるいはフロアプランの多項式時間数え上げ |
| 著者 | 井上 陽平, 藤巻 亮, *高橋 俊彦(新潟大学大学院自然科学研究科) |
| Page | pp. 653 - 658 |
| Keyword | 矩形描画, フロアプラン, 数え上げ, 指数時間, 多項式時間 |
| Abstract | 1つの矩形を内点で交わることのない幾つかの水平線分および垂直線分によって矩形へと細分した図形を矩形描画あるいはフロアプランと呼ぶ.本論文は内部の矩形の数が$n$である矩形描画の総数R(n)を計算する初めての多項式時間アルゴリズムを示すとともに, その漸近的振る舞い, すなわちR(n)^{1/n}に対する上界の改良を行った.また, 提案手法による計算結果も示す. |
| 題名 | (招待)組合せ最適化理論の三次元描像 |
| 著者 | *岡本 吉央(東京工業大学) |
| Page | pp. 659 - 664 |
| Keyword | 組合せ最適化, アルゴリズム理論, 計算量理論, グラフ |
| Abstract | 最適化とは，与えられた集合に属する点の中で与えられた関数を最小化 (あるいは最大化) するものを計算する問題，また，その問題を対象とする研究分野である．組合せ最適化は上記の「与えられた集合」が離散的または組合せ構造を持つ最適化である． 本稿では組合せ最適化の理論的研究をアルゴリズム理論と計算量理論の視点から概観し，特に「三次元描像」を提案する． これは組合せ最適化理論の研究者が暗に持っているものであるが，本稿ではそれを陽に示したい． |
| 題名 | (招待)線形ネットワーク符号の構成とその多項式時間アルゴリズム |
| 著者 | *山下 茂(奈良先端科学技術大学院大学) |
| Page | pp. 665 - 670 |
| Keyword | 線形ネットワーク符号, 多項式時間アルゴリズム |
| Abstract | 与えられたネットワークに対して，k対のソース・シンク間の 通信を実現するような線形ネットワーク符号を構成する問題に関して，その多項式アルゴリズムの概略を述べる． |
| 題名 | (招待)組込みソフトウェアのためのテスト・検証可能な状態モデル |
| 著者 | *渡辺 晴美(東海大学) |
| Page | pp. 671 - 676 |
| Keyword | 組込み, ソフトウェア, 組込みソフト |
| Abstract | ソフトウェアの検証・テストにおいて、モデル間、モデルとプログラム間に「トレーサビリティ」があるということは、極めて重要である。、トレーサビリティに関し、状態モデルを組込みソフトウェア開発に適用する際の特有の問題について論じる。その解決方法の一つとして、ゴール指向分析モデルによる状態モデルの対応付け、実装モデルの生成について紹介する。 |
| 題名 | アドホックネットワークにおける確率的グリッドコーラムシステムによる負荷分散アルゴリズム |
| 著者 | *守屋 宣, 水井 啓太(近畿大学理工学部) |
| Page | pp. 677 - 682 |
| Keyword | 分散システム, 負荷分散, コーラムシステム, アドホックネットワーク |
| Abstract | 近年、ユビキタスネットワーク実現の手段として、ルータ機能を持つノードのみによって相互通信が実現されるアドホックネットワークが注目を集めている。アドホックネットワークでは、ノードは移動が容易な小型計算機を想定されていることが多いため、ノードの負荷をできるだけ小さくする負荷分散は重要な課題である。負荷分散を実現する手法の１つに、確率的コーラムシステムにより負荷情報を収集する手法がある。本論文では、アドホックネットワークのノードが階層的にグループ化して通信を行うようにし、上位層のプロキシノードにより構成された確率的コーラムシステムを用いて負荷情報を収集することで、効率的に負荷分散を行える手法を提案し、シミュレーション実験の結果により提案手法の有用性を示す。 |
| 題名 | 並列繰返しタブーサーチにおける協調処理 |
| 著者 | 名嘉 秀和, 村山 正嗣, *名嘉村 盛和(琉球大学工学部情報工学科) |
| Page | pp. 683 - 688 |
| Keyword | タブーサーチ, 並列分散処理 |
| Abstract | 本論文では，並列繰返しタブーサーチにおける協調処 理を提案する． 提案手法は，探索能力向上のためにタブーサーチを複 数のプロセッサ上で並列に行うことで探索の多重化を 行なう．また探索履歴上に残る良質解を基に繰返し時 に探索方向を変更する．さらに，プロセス間で探索履 歴情報を交換することで，解空間の形状を考慮に入れ た効率的な探索を行う．計算機実験により提案手法の 有効性を示す． |