| 2007年4月22日(日) | 18:00〜20:00 |
| 2007年4月23日(月) | 8:00〜 |
| 2007年4月24日(火) | 8:00〜 |
| 2007年4月23日(月) [会場: 軽井沢プリンスホテル・西館・国際会議場 浅間] |
| A | Ba | Bd | C | D |
|---|---|---|---|---|
デバイスモデリング |
ΔΣ変調器 |
システム実現技術 |
レイアウト |
形式的手法 |
[特別セッション] シミュレーション技術とその応用 |
非線型回路 |
画像処理 |
[チュートリアル] テスト設計 |
並列分散処理 |
[特別セッション] 実装設計用シミュレーション |
[特別セッション] ソフトウェア無線技術の概要と動向 (1) |
基礎・音声処理 |
アーキテクチャ設計と低電力化 |
[特別セッション] 新世代の計算限界 |
[特別セッション] 生命体システムと非線形ダイナミクス |
[特別セッション] ソフトウェア無線技術の概要と動向 (2) |
インタラクティブセッション |
演算器設計 |
[特別セッション] 形式手法に基づく並行プログラミング |
| 奨励賞表彰式 17:30-17:40 [会場: 長野] | ||||
| 特別招待講演: 「ビデオカメラ用AVCHD規格の策定と今後のビデオカメラ動向」 吉川 孝雄(ソニー株式会社) 17:40-18:40 [会場: 長野] | ||||
| 懇親会 18:40-20:40 [会場: 長野] | ||||
| 2007年4月24日(火) [会場: 軽井沢プリンスホテル・西館・国際会議場 浅間] |
| A | Ba | Bd | C | D |
|---|---|---|---|---|
非線形回路の解析と設計 |
アナログ集積回路ブロック |
信号処理応用 |
高位合成 |
[特別セッション] 故障診断の研究動向 (1) |
カオスとその応用 |
電源回路 |
フィルタ基礎 |
[特別セッション] DFM (1) |
[特別セッション] 故障診断の研究動向 (2) |
[特別セッション] DFM (2) |
映像応用 |
システム設計手法 |
[特別セッション] システムバイオロジー |
|
ニューラルシステムとその応用 |
画像応用 |
[特別セッション] DFM (3) |
アルゴリズム |
| 題名 | 先端MOSFET技術におけるHiSIM2基板電流モデル |
| 著者 | *稲垣 亮介(早稲田大学大学院 情報生産システム研究科/半導体理工学研究センター(株) 企画部), 貞近 倫夫, Dondee Navvaro(広島大学大学院 先端物質科学研究科), Q. Ngo, C.Y. Yang(サンタ・クララ大学), 三浦 道子(広島大学大学院 先端物質科学研究科), 井上 靖秋(早稲田大学大学院 情報生産システム研究科) |
| Page | pp. 1 - 6 |
| Keyword | HiSIM2, 基板電流, ビニング, 短チャネル |
| Abstract | 先端MOSFETにおける基板電流モデルを表面ポテンシャルをベースとする物理モデルHiSIM2に適用しその提案を行う。この基板電流モデルはインパクトイオン化によるドレイン-基板間に発生する電流とトンネリング電流であるゲート-基板間に発生する電流により構成される。全ての素子サイズ、全てのバイアス電圧依存性に対してビニングすること無しに２１個のパラメータで測定値を正確に表現する。基板電流は極微細短チャネル素子においてゲート電流よりも重要となる。 |
| 題名 | 短距離ブロック内配線の自己発熱 |
| 著者 | *新開 健一, 橋本 昌宜, 尾上 孝雄(大阪大学大学院 情報科学研究科) |
| Page | pp. 7 - 12 |
| Keyword | 自己発熱, 温度, 配線, ブロック内配線, low-k 材料 |
| Abstract | 本論文では，短距離ブロック内配線における自己発熱効果がプロセススケーリングに伴って顕在化するかを予測する．短距離ブロック内配線は，基板に近いため優れた放熱性を持ち，自己発熱は小さいと考えられてきた．しかし，クロック分配を想定した解析を行ったところ，ブロック内配線の自己発熱がグローバル配線の場合よりも大きくなることを確認した．基板接合部温度からの配線の最大温度上昇は，14 nm プロセスにおいて 40.5℃ にも達する．要因分析を行った結果，配線断面積の縮小が low-k 材料の採用や消費電力増大と同程度自己発熱を悪化させることが分かった．また，自己発熱により，信頼性低下と性能劣化が生じる．14 nm プロセスにおいて配線温度と接合部温度を等しいと考えた場合，実際の故障時間は予想より約 3 - 10 倍短くなり，信号遅延は 2.8% 悪化する． |
| 題名 | 信頼性保証のためのNBTIのモデリングとシミュレーション方法 |
| 著者 | *黒川 敦(三洋半導体(株) SS事業推進統括部 設計技術部), 大嶋 潔(（株）ティエスティ), 木村 安行, 宮下 博之, 日隈 裕洋(三洋半導体(株) デジタルシステム第1事業部 IP開発部), 北爪 和俊(三洋半導体(株) SＳ事業推進統括部 品質保証部), 伊部 哲也(三洋半導体(株) SS事業推進統括部 設計技術部) |
| Page | pp. 13 - 18 |
| Keyword | NBTI, HCI, Reliability, Simulation |
| Abstract | 実際の回路動作の保証という観点で、負バイアス温度不安定性（NBTI）のリカバリや周波数効果、実測のばらつきを全て考慮した現実的なモデリングを提示する。また、ホットキャリア注入（HCI）のデバイス劣化と組み合わせて信頼性シミュレーションする方法を示し、ADCに適用した結果を示す。 |
| 題名 | ダミーフィルがオンチップ配線の高周波特性に与える影響の解析的評価手法 |
| 著者 | *土谷 亮, 小野寺 秀俊(京都大学) |
| Page | pp. 19 - 22 |
| Keyword | ダミーフィル, 渦電流 |
| Abstract | 本稿では，ダミーフィルがオンチップ配線の特性に与える影響を解析的に評価する手法を提案する． 周波数が10GHzを超えるような領域では，ダミーフィルは 配線容量だけでなく配線抵抗にも影響を与えるようになり，その影響は無視できない． 一方，ダミーフィルは挿入される数が膨大であるため， 電磁界解析を用いてもその影響を評価するには大きな計算機資源および計算時間が必要である． 提案手法はダミーフィル内に流れる電流をモデル化することで， ダミーフィルが配線抵抗に与える影響を解析的に導出する． 実測および3次元の電磁界解析との比較から，提案手法が ダミーフィルの影響を高い精度で見積もれることを確認した． |
| 題名 | (招待)チップ／パッケージ／ボード統合設計に向けた電気系シミュレーション技術の現状と将来展望 |
| 著者 | *浅井 秀樹(静岡大学工学部) |
| Page | pp. 23 - 27 |
| Keyword | SPICE, 三次元解析, シグナル・インテグリティ, パワー・インテグリティ, 統合化環境 |
| Abstract | 昨今の回路の高密度化と高速化は、設計、実装におけるマージンを小さくしており、高精度・高品質が要求されている。そこで、重要となって来たのが設計から実装までの多様な信号／電源の品質保証である。本稿では、まず最初、チップ・パッケージ・ボード設計における昨今のパワー／シグナル品質保証問題を整理した上で、高速ディジタル時代のシミュレーション技術の現状と今後の展望について述べる。さらに、統合化検証システムの必要性とその構築に向けて必要となる技術について言及する。 |
| 題名 | An Efficient Variable Gain Homotopy Method Using the SPICE-Oriented Approach |
| 著者 | *Wataru Kuroki, Kiyotaka Yamamura, Shingo Furuki(Chuo University) |
| Page | pp. 29 - 34 |
| Keyword | Circuit simulation, nonlinear circuit, SPICE, homotopy method |
| Abstract | Homotopy methods are known to be effective methods for finding DC operating points of nonlinear circuits with the theoretical guarantee of global convergence. There are several types of homotopy methods; as one of the efficient methods, the variable gain homotopy (VGH) method is well-known. However, in the conventional VGH method, the initial point is sometimes far from the solution because it is given as a solution of a diode circuit. In this paper, we propose an efficient VGH method using the SPICE-oriented approach. The proposed method can be easily implemented on SPICE without programming, although we do not know the homotopy method well. Moreover, since we can use a good initial point, the path following tends to become smooth and efficient. |
| 題名 | Index Reduction for Differential-Algebraic Equations in Circuit Simulation |
| 著者 | *Mizuyo Takamatsu(University of Tokyo), Satoru Iwata(Kyoto University) |
| Page | pp. 35 - 40 |
| Keyword | DAE, index reduction, circuit simulation, hybrid analysis |
| Abstract | Differential-algebraic equations (DAEs) naturally arise in many applications, but present numerical and analytical difficulties. The index of a DAE is a measure of the degree of numerical difficulty. In this paper, we propose two index reduction methods for linear DAEs with constant coefficients. One is applicable to all DAEs having at most one derivative per equality. This method always reduces the index exactly by one. The other one, applicable to DAEs in circuit simulation, minimizes the index of the DAE to be solved in the hybrid analysis. |
| 題名 | (招待)パワーインテグリティと電源コモンモードEMIシミュレーション |
| 著者 | *須藤 俊夫((株)東芝 生産技術センター), 串平 孝信(マニュファクチャリング ソリューション(株)) |
| Page | pp. 41 - 44 |
| Keyword | パワーインテグリティ, EMI, コモンモード, 電源 |
| Abstract | 電源変動を起すパワーインテグリティの２つの側面ををあげ、LSIの電源端子から流れる高周波電流がボードの電源/GND面を揺することにより生じるコモンモードEMIの解析・予測手法について述べる。 |
| 題名 | 相関係数にもとづく回帰分析の電源改善への適用 |
| 著者 | *萩原 汐, 上薗 巧, 佐藤 高史, 益 一哉(東京工業大学 統合研究院) |
| Page | pp. 45 - 50 |
| Keyword | 電源電圧降下, 電源網, 相関係数, 回帰分析 |
| Abstract | 回路動作によりLSI 内の電源網に電圧変動が生じる 場合，各所の電圧は独立ではなく互いに相関する．電 源網設計の良否を評価する指標として，電圧変動の 相関係数の平均値の利用を検討する．相関の強弱は 各節点間の抵抗や距離に依存するので，電源網にお いて接続が十分でない場所の摘出ができる．また，回 帰分析を併用し，電源網内においてクロックタイミ ング改善に効果的な修正箇所を指摘する方法を提案 する．クロックスキュー低減を目的とした電源網改 善を例として，電源網の最大スキューを20%低減で きることをシミュレーションに用いて示す．提案手 法は，設計の早い段階における電源網の最適化に有 効である． |
| 題名 | CIP法を用いた多導体有損失伝送線路の過渡解析 |
| 著者 | *渡邉 貴之(静岡県立大学経営情報学部), 村山 敏夫(ソニー株式会社) |
| Page | pp. 51 - 56 |
| Keyword | 伝送線路, シグナルインテグリティ, CIP法, 回路シミュレーション |
| Abstract | 本論文では、CIP(Constrained Interpolation Profile)法を多導体有損失伝送線路の過渡解析に適用した結果について、その解析精度について考察する。伝送線路を波動方程式に基づいて定式化した場合、移流項の取り扱いが解の精度に大きく影響する。1次の風上差分に比較して3次精度を持つCIP法を適用した場合、伝搬波形のプロファイルが精度よく保持されることを示す。また、単一導体系に比較して多導体系の解析において、よりCIP法の適用が有効であることを示す。 |
| 題名 | (招待)ヒト運動制御の計算論的アプローチからBMIへ |
| 著者 | *和田 安弘(長岡技術科学大学工学部電気系) |
| Page | pp. 57 - 62 |
| Keyword | ヒト腕運動制御, 計算論的アプローチ, BMI |
| Abstract | 本稿では，これまで我々が行ってきたヒト腕運動制御における軌道計画に関する計算論的アプローチの概要，NIRSを使ったBMIシステムの構築例，およびこれらを踏まえての我々の研究計画について報告する． |
| 題名 | 仮想環境内学習システムを用いた実空間のロボットのタスク学習 |
| 著者 | *栗本 健一(長岡技術科学大学), 杉山 晃一(東芝テック（株）), 坪根 正, 和田 安弘(長岡技術科学大学) |
| Page | pp. 63 - 68 |
| Keyword | 仮想環境, 学習制御, 強化学習, ロボティクス, 倒立振子 |
| Abstract | 強化学習はロボットが自ら試行錯誤して制御則を獲得する学習手法として注目されている． しかし，実用的には満足なタスク動作を得るまでの膨大な学習回数を必要とする等，ロボットに試行錯誤的学習を実空間で行わせることは困難である場合が多い． 本論文ではこの問題に対処するために，実空間のロボットに仮想空間内に用意された対象を操作してタスク動作を学習・獲得させ，仮想空間での学習後に実空間へ移行させるシステムを提案する． 実空間のロボットが入力デバイスを通して仮想空間内のタスクを獲得可能であることを倒立振子制御を例に示す． また，仮想空間利用が実空間でのロボットの実タスク獲得のための有効な手段であることを示す． |
| 題名 | 仮想粘菌モデルによる迷路探索セルオートマトンの検討 |
| 著者 | *北内 悠介, 池辺 将之(北海道大学 大学院情報科学研究科) |
| Page | pp. 69 - 73 |
| Keyword | セルオートマトン, 迷路探索, 仮想粘菌, トポロジー |
| Abstract | 本研究の目的は,非ノイマン型アーキテクチャであるセルオートマトンを用いて,生態的な動作を組み込み迷路探索を効率よく行うアルゴリズムを開発することである．セルオートマトンは,並列分散系のアーキテクチャであり,相互作用を行う単位セルが規則的に並んだ構造を持っている.適切な相互作用ルール（アルゴリズム）を設定することで,様々な空間パターンを生成することができる. 本研究ではまず,セルオートマトンにトポロジー保存処理を適合させる.次に上記処理アルゴリズムを改良して,粘菌のような生体模擬をセルオートマトンで行い,迷路の最短経路探索アルゴリズムの実現を目指す.シミュレーションにより5状態のみで迷路上の最短経路探索が可能であることを確認した． |
| 題名 | Parameter Determination of a Compartmental Model for Parkinson's disease by Algebraic approach |
| 著者 | *吉田 寛(九州大学 数理学研究院 高等研究機構), 穴井 宏和(富士通研究所（株）/CREST JST.), 堀本 勝久(産業技術総合研究所 生命情報工学センタ) |
| Page | pp. 75 - 80 |
| Keyword | Compartmental models, Groebner base, Parkinson's disease, Without blood sampling, Symbolic computation |
| Abstract | The mechanism of Parkinson's disease can be investigated at the molecular level by using radiotracers. The concentration of dopamine in the brain can be observed by using a radiotracer, and the dopamine kinetics can be described as compartmental models --- network of compartments interconnected by physiology-describing arrows --- for tissues of the brain. The models for dopamine kinetics are solved explicitly, but the solution shows a complicated form including several convolutions over time domain. Owing to the complicated form of the solution, some kinetic constants have been estimated under various assumptions and only a limited set of parameters have approximately been estimated. We have analysed the compartmental models by using the Laplace transformation of differential equations and by algebraic computation with the aid of Groebner base constructions. We have obtained a rigorous solution with respect to the kinetic constants over Laplace domain. Such a analysis over Laplace domain will shed some light on more complex compartmental models. |
| 題名 | RFサンプリング連続時間バンドパスΔΣ変調器の設計論 |
| 著者 | *元澤 篤史, 清水 一也, 上森 将文(群馬大学工学部電気電子工学科), ロレ パスカル(シャープ株式会社), 高橋 洋介(群馬大学工学部電気電子工学科), 飯塚 邦彦(シャープ株式会社), 小林 春夫, 傘 昊, 高井 伸和(群馬大学工学部電気電子工学科), 岡本 直樹, 西田 修造(シャープ株式会社) |
| Page | pp. 81 - 86 |
| Keyword | RF サンプリング, ソフトウェア無線, バンドパス, 連続時間ΔΣ変調器, RF DAC |
| Abstract | この論文ではRF 信号を直接サンプリングする連 続時間バンドパスΔΣAD変調器の設計論について述べる. (i) 先に提案したRF DAC を用いたサブサンプリング２ 次連続時間バンドパスΔΣAD変調器を所定の信号伝達関 数, ノイズ伝達関数になるための内部パラメータ値の設計 法を導出した. (ii) 連続時間����変調器では内部ADC の 出力と内部DAC の出力の間のループ遅延によりAD 変 調器全体の精度が劣化するが, この問題を軽減するために ループ遅延をタイムデジタイザで測定し, その値に基づき パラメータ値を調整する手法を提案した. これらの有効性 をMATLAB のよるシミュレーションで確認した. |
| 題名 | ハーモニックミキサ機能を有するΔΣADCの検討 |
| 著者 | *柳澤 恵三(法政大学大学院工学研究科), 安田 彰(法政大学), 山中 洋介, 常見 卓也(法政大学大学院工学研究科) |
| Page | pp. 87 - 92 |
| Keyword | ハーモニックミキサ, 連続時間ΔΣ変調器 |
| Abstract | この論文では、高周波を直接AD変換するための回路構成を提案する。ハーモニックミキサ、連続時間ΔΣ変調器、ディジタルフィルタという回路構成でAD変換を行う。このような構成で、ハーモニックミキサ出力の高調波成分は、連続時間ΔΣ変調器のアンチエイリアシング特性により帯域外にシフトする。これにより周波数変換後に急峻な特性のアナログフィルタを用いることなく高周波のAD変換が可能となる。これをMATLABのシミュレーションにより確認した。しかし、連続時間ΔΣ器は、クロックジッタに敏感である。そこでΔΣADCにおけるクロックジッタの影響を低減するため、初段の積分器へ入力されるアナログ信号を出力するDACの直前にLPFを挿入し、内部DACのクロックジッタの影響を低減できるループ構成を持つΔΣ変調器を考案した。 本論文では、相対的なシステムシミュレーションを行うが、仮にクロックを400MHz、帯域を1.5MHz、クロックジッタ0〜0.1％のとき、ピークSNRが107dBを達成したことを示す。 |
| 題名 | 2次ΔΣAD変調器の新フィードフォワード構成の提案 |
| 著者 | *小長谷 肇, 傘 昊, 徐 峰, 元澤 篤史, 小林 春夫(群馬大学 電気電子工学科), 安藤 和正, 吉田 博史, 村山 知支人(東芝LSIシステムサポート(株)) |
| Page | pp. 93 - 98 |
| Keyword | ΔΣAD 変調器, フィードフォワード, スイッチド・キャパシタ回路, マルチビット |
| Abstract | この論文ではフィードフォワード型離散時間2次ΔΣAD変調器の新しい構成法を提案する。ΔΣAD変調器はオーバーサンプリングとノイズシェープ手法で高精度のAD変換を実現するが、その全体性能 (SNDR : Signal-to-Noise and Distotion Ratio) は入力信号ダイナミックレンジと各ブロック回路の非理想的な性質(特にオペアンプ回路の歪特性) によって制限される。従来式のフィードバック型ΔΣAD変調器に比べ、フィードフォワード型ΔΣAD変調器では、変調器内部信号の振幅が小さいため、入力信号のダイナミックレンジを大きくでき、オペアンプの歪による変調器の性能劣化が軽減できる。しかしながら、従来のフィードフォワード型ΔΣAD変調器内 部では、比較器回路でAD変換を行なう前に、変調器の入力電圧と各積分器の出力電圧を加算する必要がある。その演算を行なうため、スイッチド・キャパシタとオペアンプ回路を追加する必要があり、チップ面積と消費電力が増加する。そこで、本論文では電圧加算用オペアンプは必要としない、フィードフォワード型ΔΣAD変調器の構成法とその回路実現手法を提案し、より小面積・低消費電力のΔΣAD変調器の実現を可能にした。MATLAB とSPICE によるシミュレーションで提案手法の有効性を確認した。 |
| 題名 | A Fast Lock Phase-Locked Loop with a Continuous-Time Phase Frequency Detector |
| 著者 | *Jun Pan, Yasuaki Inoue(Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 99 - 103 |
| Keyword | PLL, fast locking, continuous-time, PFD |
| Abstract | A continuous-time phase frequency detector (PFD) based on the conventional tri-state PFD is proposed for fast lock charge pump phase-locked loops (CPPLLs) in this paper. The locking time of the PLL can be substantially reduced with the proposed continuous-time architecture. During the period that the best tracing and acquisition properties are required, the bandwidth of the PLL can be increased to decrease the locking time with the proposed continuous-time PFD. Afterwards, the bandwidth of the PLL is recovered to the original value to minimize output jitter due to external noise. Any conventional tri-state PFDs can be improved with the proposed continuous-time architecture. The proposed architecture is realized in a standard CMOS 0.35 um technology. The simulation results demonstrate that the proposed continuous-time PFD is effective to get more speedy locking time. |
| 題名 | Stability Analysis of Nonlinear Feedback Circuits |
| 著者 | *Zhangcai Huang, Fayan Wang, Shuai Fang, Xuetao Sun, Yasuaki Inoue(Waseda University) |
| Page | pp. 105 - 110 |
| Keyword | nonlinear circuits, feedback |
| Abstract | In this paper the stability analysis of nonlinear feedback circuits is presented. By analyzing the influence of dominant pole of feedback path on the frequency response of feedback circuits, the suitable locations of the dominant pole are proposed for different feedback path gain. Also several design criteria are given to keep the nonlinear feedback circuit stable. Moreover, the experimental results of several nonlinear feedback circuits show that the proposed criteria can improve the stability of feedback circuits very well. |
| 題名 | メキシカンハット型の時間窓を示すアナログ回路モデルの構築 |
| 著者 | *清水 亮(日本大学 理工学部 電子情報工学科), 林 祐吾(日本大学 理工学研究科 電子工学専攻), 佐伯 勝敏, 関根 好文(日本大学 理工学部 電子情報工学科) |
| Page | pp. 111 - 115 |
| Keyword | STDP, 長期増強, 長期抑圧, メキシカンハット型, 時間窓 |
| Abstract | シナプス可塑性における長期増強(LTP)や長期抑圧(LTD)は，脳の記憶・学習といった機能の基礎過程とされている。 近年，生体においてシナプス前後のニューロンのスパイクの時間差に依存したシナプス可塑性(STDP)の存在が報告されている。中でも，シナプス前発火で長期増強の起こる時間領域の後に長期抑圧の起こる領域が存在するメキシカンハット型の時間窓が報告されている。 本稿は，シナプス前発火で長期増強の起こる時間領域の後に長期抑圧の起こる時間領域が存在するシナプス可塑性に着目し，工学的応用を目的に，メキシカンハット型の時間窓を示すアナログ回路モデルの構築について検討を行ったものである。 |
| 題名 | A High-Precision Strain-Measurement Bridge Circuit System with On-line Digital Calibration |
| 著者 | *Masashi Kono, Tetsuya Taura, Takahide Suzuki, Hiroshi Sunaga, Yoshihisa Yamada, Keigo Kimura(Electronic Engineering Department, Gunma University), Masanao Morimura(Consultant), Haruki Okano, Masami Iwazaki, Hiroyuki Takuno, Mitsumasa Suzuki, Yukio Shinoda(Tokyo Sokki Kenkyujo Co., Ltd.), Haruo Kobayashi(Electronic Engineering Department, Gunma University) |
| Page | pp. 117 - 122 |
| Keyword | Strain Measurement, Strain Gauge, Bridge Circuit, Calibration |
| Abstract | This paper describes high-precision dynamic strain measurement bridge circuits with on-line calibration of parasitic capacitance effects. The proposed calibration system is very reliable and robust against temperature change because most of the calibration is done in digital domain. |
| 題名 | (招待)ソフトウエア無線技術の基礎 |
| 著者 | *荒木 純道(東京工業大学) |
| Page | pp. 123 - 124 |
| Keyword | SDR, マルチバンド, マルチモード, マルチサービス |
| Abstract | ソフトウエア無線機を実現する上での技術課題を無線機の基本機能である変復調、発振、周波数変換、増幅、フィルタリング、放射・受信の各項目に対して概観し、回路設計の目標を提示する。 特に従来の無線機設計との相違点を指摘し、ソフトウエア無線機によってもたらされる新たな無線通信ネットワーク構成にも言及する。 |
| 題名 | (招待)ソフトウェア無線を指向した信号処理と無線機構成 |
| 著者 | *鈴木 康夫(東京農工大学 工学部電気電子工学科), 鶴見 博史((株)東芝) |
| Page | pp. 125 - 130 |
| Keyword | ダイレクトコンバージョン, スーパーヘテロダイン, ソフトウエア無線, PHS, 線形変調 |
| Abstract | 無線機の小形化、低価格化の観点から、ダイレクトコンバージョン方式に着目し、従来のヘテロダイン方式とのトレードオフを行う。次に、ダイレクトコンバージョン方式を線形変調に適用した場合の課題と対策を整理し、PHSへの適用例を示す。最後に、ソフトウェア無線機とマルチモード無線機の違いを説明し、ダイレクトコンバージョン方式がソフトウェア無線機に向いていることを示す。 |
| 題名 | (招待)リコンフィギュラブルRF回路技術の研究 |
| 著者 | *益 一哉, 岡田 健一(東京工業大学) |
| Page | pp. 131 - 135 |
| Keyword | RF CMOS, ﾘｺﾝﾌｨｸﾞﾗﾌﾞﾙ, VCO |
| Abstract | ワイヤレス技術の急速な進化とともに、数百MHzから数GHzにおいて、デジタルTV、携帯電話、LANなど様々なワイヤレス規格が混在している。通常、複数の規格に対応する場合、複数の回路を搭載している。単一の回路で複数の規格や異なる周波数に対応できるマルチスタンダード／マルチモード無線回路の開発は期待の高い技術分野である。本稿では、筆者らが目指すリコンフィグラブルRF CMOS回路技術と最近開発した広帯域VCOの性能について紹介する。 |
| 題名 | A High-speed Design of Montgomery Multiplier |
| 著者 | *Yibo Fan, Takeshi Ikenaga, Satoshi Goto(Waseda University) |
| Page | pp. 137 - 142 |
| Keyword | Montgomery multiplier, rsa, high speed, scalable, high radix |
| Abstract | This paper proposes a high speed design of high radix Montgomery multiplier. There are three contributions in this paper: Firstly, in the algorithm level, a modified scalable Montgomery multiplication algorithm is proposed. Secondly, a novel pipeline data flow is used to reduce pipeline latency between stages. Thirdly, in order to reduce silicon area and power, a compact architecture for Montgomery multiplier is proposed. An ASIC implementation by using 0.25μm technology can perform 1024-bit RSA encryption with 352 kbps, and the frequency is 180 MHz, the area is about 130 k gates. |
| 題名 | 地上デジタルＴＶ放送における2D補間フィルタを用いた伝送路推定に関する一検討 |
| 著者 | 坂口 祐介, 長尾 勇平(九州工業大学大学院情報工学研究科情報システム専攻), *黒崎 正行, 尾知 博(九州工業大学情報工学部電子情報工学科) |
| Page | pp. 143 - 148 |
| Keyword | 地上デジタルTV放送, 2次元フィルタ, 伝送路推定 |
| Abstract | 本論文では，筆者らが先に提案した，地上デジタルTV放送の移動体受信における，非正方通過域を持つ非分離2次元フィルタを用いる高精度の伝送路推定法に関して，チャネル変動に関する考察を行う．先に提案したフィルタ設計手法は格子のみに依存するものであるが，チャネル変動に応じてフィルタ通過域を適応的に変更することにより，受信特性を改善することが可能である．計算機シミュレーションによりいくつかの伝送路環境の変化に対する受信特性の変化を明らかにする．加えて，環境の変化に対応した適応的なフィルタ設計の指針を示す． |
| 題名 | ROIマスクを用いたJPEG2000におけるROIの画質制御 |
| 著者 | *北浦 嘉浩, 中西 克昌, 棟安 実治(関西大学大学院工学研究科) |
| Page | pp. 149 - 154 |
| Keyword | JPEG2000, ROI, 画質制御, 符号化器, ROIマスク |
| Abstract | JPEG2000には，ROI（Region of Interest）と呼ばれる，画像の興味領域を背景領域よりも優先して符号化できる機能がある．しかし，低ビットレート圧縮の場合，興味領域の符号量が符号データの大部分を占めてしまうため，背景領域の画質が劣化する．この問題を解決し，興味領域と背景領域の相対的な画質制御を可能とした手法がいくつか提案されている．しかし，それらは興味領域と背景の相対的な画質を細かく制御することができなかった．本稿では，この興味領域と背景領域の間のより細かな画質制御を，符号化器のROIマスクを利用することによって可能とした手法を提案する． |
| 題名 | フリッカとブロッチの影響を考慮して作成した参照画像を用いたM推定による高速なフリッカパラメータ推定 |
| 著者 | *阿部 正英, 川又 僚太, 川又 政征(東北大学大学院工学研究科) |
| Page | pp. 155 - 160 |
| Keyword | 映像修復, フリッカパラメータ推定, 参照画像 |
| Abstract | 本稿では，古いフィルム映像において，フリッカとブロッチを考慮した参照画像の作成法と，その参照画像を用いたM推定によるフリッカパラメータ推定法を提案する． 参照画像は，時間軸上におけるフリッカやブロッチの輝度値変化の性質から，α-トリムド平均値フィルタを用いた時間方向フィルタリングによって得られる． この参照画像と従来のM推定を用いたフリッカパラメータ推定法を用いることで，高速なフリッカパラメータ推定を実現する． 人工的にフリッカを付加した映像の修復実験において，提案法では従来法と比較して計算時間が19分の1に改善された． |
| 題名 | 映像符号化のための直線位相直交非分離ウェーブレット変換と歪みの相関 |
| 著者 | *安達 充幸, 比企 豊(新潟大学工学部電気電子工学科), 村松 正吾, 菊池 久和(新潟大学工学部) |
| Page | pp. 161 - 166 |
| Keyword | ウェーブレット, 映像符号化, 非分離フィルタバンク |
| Abstract | 本研究では, 映像符号化のための離散ウェーブレット変換(DWT) において直交性の重要性を示す. また, 2次のバニッシングモーメントを有する直線位相直交非分離DWT のラティス構成に基づく新たな設計法を提案する. JPEG2000 で使われているDWTは, 映像応用において霞状の視覚的な劣化を生じる. 今回, ランダムサブバンド信号を再構成する実験をとおして,この問題の原因を指摘すると共に, 解決法として直線位相直交非分離DWT の導入が有効であることを示す. 直交性・重複性・直線位相特性の全てを満たす非分離DWTは, 従来のDWTとは異なり, ランダムサブバンド信号の再構成画像が離散コサイン変換(DCT)と同様に無相関性を保存することを示す. また, 実際のフレーム画像を用いた実験により, 直交性と歪みの相関との関係を視覚的及び数値的に検討する. |
| 題名 | 非対称算術平均と色相変化の平滑化によるカラーデモゼイシング |
| 著者 | *高橋 善寿, 開 健太朗, 菊池 久和, 村松 正吾(新潟大学工学部電気電子工学科) |
| Page | pp. 167 - 172 |
| Keyword | デモゼイシング, ディジタルカメラ |
| Abstract | 本稿ではBayer配列単板式撮像デバイスから得られるモザイク画像に対するカラーデモゼイシング手法として非対称算術平均補間と色相変化の平滑化の2段階からなるカラーデモゼイシングを提案する．始めに補間対象画素の近傍において色彩標本値との方向性差分からエッジ方向を推定したのち，エッジ上のいずれの方向との連続性が高いかを推定する．これにもとづいて定色相原理を満たすような空間的に非対称な加重算術平均として欠落色彩値を補間する．次に，補間によって得られた画像に発生する偽色の原因である定色相原理の不正を色相の平滑化により修正する．実験的な性能について，PSNR，CIELAB色差，マンセル色空間における色相差などの客観的評価指標と目視による主観評価によって有効性を確認した． |
| 題名 | 1次元位相限定相関法に基づく画像の高精度回転計測アルゴリズムとその評価 |
| 著者 | *長嶋 聖, 伊藤 康一, 青木 孝文(東北大学大学院情報科学研究科), 石井 秀昭, 小林 孝次(株式会社山武) |
| Page | pp. 173 - 178 |
| Keyword | 画像マッチング, 位相限定相関法, 回転計測 |
| Abstract | 本稿では，1次元位相限定相関法に基づく画像の高精度回転計測アルゴリズムを提案する．画像の回転量を計測する際には，極座標展開により展開画像を作成し，画像の回転を展開画像の平行移動に変換して推定する．提案手法は，展開画像の平行移動が横方向のみに制限されることに着目する．これにより，展開画像の移動量推定の問題を2次元から1次元の移動量推定に置き換えることが可能である．本稿では，展開画像の移動量推定に1 次元位相限定相関法を用いることで，従来の2 次元位相限定相関法を用いた手法よりも，計算量を半分以下に削減しつつ，高い精度で画像の回転量を計測できることを示す． |
| 題名 | 距離計測に基づくハウリングキャンセラの性能改善に関する検討 |
| 著者 | *川村 新, 曽我美 明, 飯國 洋二(大阪大学基礎工学研究科) |
| Page | pp. 179 - 184 |
| Keyword | ハウリング, 距離計測, ノッチフィルタ |
| Abstract | 本論文では，スピーカ−マイクロホン間の距離を利用したハウリング除去システムについて検討する．この方法では，まず，スピーカ−マイクロホン間の距離を音波を用いて計測し，次に，計測された距離からハウリングとなる周波数の候補を推定する．そして最後に，推定された周波数成分をノッチフィルタにより除去することでハウリングの発生を抑える．本方式は，ハウリングをあらかじめ除去しておくため，ハウリングそのものが生じないという特長がある．従来，我々は距離計測のためのパイロット信号と，マイクロホンの受信信号との相関がしきい値を上回る時刻を信号到来時刻とする，相関法によって距離計測を実行してきた．しかし，相関法では適切なしきい値を設定しなければ，精度の良い推定距離が得られないという問題があった．そこで，本論文では，しきい値設定が不要な最大値法を導入し，距離計測の精度を向上させる．最大値法は，受信信号の包絡線のピーク位置を検出し，パイロット信号の到来時刻を求めるものである．実環境での距離計測実験により，最大値法が相関法よりも高精度かつ安定に距離計測を実現できることを示す． |
| 題名 | 低群遅延をもつ非最大間引きフィルタバンクの最小2乗設計 |
| 著者 | *河野 健, 阿部 正英, 川又 政征(東北大学大学院工学研究科) |
| Page | pp. 185 - 190 |
| Keyword | フィルタバンク設計, 完全再構成, 低群遅延, 等リプル阻止域応答, 重み付き最小2乗法 |
| Abstract | 本稿では，近似的な完全再構成と短い群遅延をもつ非最大間引きフィルタバンクを設計するための新しい反復最適化アルゴリズムを提案する． フィルタバンク設計問題をフィルタ係数に関する重み付き最小2乗問題として表す． このアルゴリズムの各反復において，目的関数の最小点は閉じた形の解で得られる． 数回の反復の後に，最適解は等リプル阻止域応答をもつ． 本手法は，大きな最小阻止域減衰量をもつフィルタバンクを効率的に設計することができる． 提案法の有効性を示すために，フィルタバンクの一設計例をあげる． また，従来法との比較を示す． |
| 題名 | ウェーブレット変換による歩行足音の特徴抽出とSVMを用いた個人識別 |
| 著者 | *板井 陽俊, 安川 博(愛知県立大学) |
| Page | pp. 191 - 196 |
| Keyword | 歩行足音, 個人識別, ウェーブレット変換, SVM |
| Abstract | 近年，歩行足音を用いた個人識別が可能であることが示され，歩行足音の解析や認識率の向上に関する研究が進められている．我々はウェーブレット変換を用いた歩行足音の解析により，特徴量の抽出や個人識別に関する有益な結果を得た． 一方，歩行足音から抽出した特徴量のクラスタ化手法については十分に論議されておらず，従来法では平均値からのユークリッド距離を用いて識別を行っている．本稿ではウェーブレットパラメータを用いたSupport Vector Machine(SVM)による個人識別を行い，さらに冗長な情報の除去について検討を行う． |
| 題名 | On the Structure of Adaptive Noise Cancellers |
| 著者 | *Akihiko Sugiyama(NEC Media and Information Res. Labs.) |
| Page | pp. 197 - 202 |
| Keyword | Noise canceller, structure |
| Abstract | This paper presents a comparison of adaptive-noise-canceller (ANC) structures. Kubota's ANC and Dunlop's ANC are investigated as multi-stage ANC structures in comparison with the crosscoupled ANC and crosstalk-resistant andaptive noise canceller (CTRANC). They need a good signal detector and a possible crosstalk contaminates the input of the adaptive filter for cancelling the noise. The crosscoupled ANC and CTRANC do not need a detector nor the filter input is contaminated due to a second adaptive filter for crosstalk cancellation. Finally, sophisticated coefficient adaptation algorithms are discussed with the crosscoupled ANC for better performance that cannot be achieved only by a novel structure. |
| 題名 | 映像における流水域検出のための時空間フィルタの最適設計 |
| 著者 | *菊池 博, 和田 祐一, 齋藤 淳史, 岩橋 政宏(長岡技術科学大学工学部電気系) |
| Page | pp. 203 - 208 |
| Keyword | 最適化, 映像, フィルタ, 水位, 河川 |
| Abstract | 映像から水位を自動的に認識する方法について検討する．従来法として，垂直方向のエッジ検出とフレーム間差分により水平方向に広がる水面輪郭を抽出する方法が提案されているが，差分処理のために水面の乱反射や降雨雪粒子等の動く外乱の影響を受けやすい．本報告では，フレームの同期加算と水平方向のエッジ検出に基づく水位検出法において，与えられた映像に対するエッジ検出フィルタの最適設計について考察し，Prewitt やSobel オペレータを含む従来のエッジ検出法と比較検討する． |
| 題名 | 動的ネットモデルのパターン認識への適用に関する検討 |
| 著者 | 古林 佑介, *薮木 登(津山工業高等専門学校), 鷲見 育亮, 松前 進, 福本 善洋(鳥取環境大学) |
| Page | pp. 209 - 213 |
| Keyword | 動的ネットモデル, パターン認識, 動的輪郭法, 特徴抽出 |
| Abstract | 本研究では，特徴抽出の一方法として,動的ネットモデルを用いることを考える。すなわち,パターン認識処理に必要な画像特徴として,動的ネットモデルの捕捉結果における網の格子点の疎密度を採用する。本稿では, 速度標識に対する動的ネットモデルでの捕捉結果から疎密度を測定し,その値をニューラルネットワークに入力,学習させることでパターン認識を行なうための一方法の提案を行なう。動的ネットモデルを用いることで,対象となる物体の輪郭や内部情報を,ネットの形状や格子点の疎密で表現でき,またしきい値処理及び２値化処理を必要としないため認識処理の簡略化や高速化を図りやすいことが予測される。 |
| 題名 | 河川監視のための機能的階層符号化 |
| 著者 | *高橋 知将, 今井 裕二, 岩橋 政宏(長岡技術科学大学工学部電気系), 村松 正吾(新潟大学工学部電気電子工学科) |
| Page | pp. 215 - 220 |
| Keyword | 河川, 水位, 機能的, 階層化, 符号化 |
| Abstract | ネットワークカメラ内部に信号処理ボードを組み込み，通常は映像から水位を自動検出し，必要時には映像そのものを閲覧できる，河川のための遠隔監視システムを提案する．単に映像認識により水位を検出するのみではなく，システム全体が通信回線を効率的に利用出来るようにデータの総伝送量を低減することを目的とする．具体的には，1)第１優先階層からは水位検出に有効な成分が，2)第2 優先階層からは低解像度な概要映像が，3)非優先階層を含む全階層からは詳細映像が再生される，水位検出という機能面で階層化された映像の符号化方法を提案する． |
| 題名 | フィルム映像におけるフリッカとブロッチの影響を考慮した背景画像差分法によるブロッチ検出 |
| 著者 | *庄子 弘毅, 阿部 正英, 川又 政征(東北大学大学院工学研究科電子工学専攻) |
| Page | pp. 221 - 226 |
| Keyword | ディジタル修復, ブロッチ検出, 背景画像差分法, 古いフィルム映像, フリッカ除去 |
| Abstract | 本稿では，フィルム映像に存在するブロッチをディジタル映像処理によって検出する手法を提案する．提案法では，α-トリムド平均値フィルタによって映像の背景画像を推定し，背景画像差分法によってブロッチを検出する．従来法の多くは連続するフレームにブロッチは出現しないことを前提とするため，ブロッチ出現率が増加するにつれてブロッチの検出性能は低下する．この問題点を解決するために背景画像を参照画像とするブロッチ検出法を提案する．本稿ではブロッチ出現率に対する従来法と提案法のブロッチ検出率と非ブロッチ検出率の導出と人工的に作成した劣化映像に対するブロッチの検出性能評価実験によって提案法の優位性を確認した． |
| 題名 | 音波を用いた河川の流速分布の可視化 |
| 著者 | 矢島 邦昭(仙台電波工業高等専門学校), 三浦 裕介(中部電力), *遠藤 茉莉香(仙台電波工業高等専門学校), 岩橋 政宏(長岡技術科学大学) |
| Page | pp. 227 - 230 |
| Keyword | 流速分布, 画像再構成, WMR法, 伝播時間 |
| Abstract | 新しい河川の流速計測法として画像再構成アルゴリズムであるWMR法の適用を提案する。WMR法は工業分野を視野に入れた画像再構成アルゴリズムであり、極めて少ない投影データから内部構造の可視化が可能である。本論では、音波を用いた送受信機間の伝播時間から、音速分布に加えて流速分布の再構成が可能であることをシミュレーションにより評価する。これにより河川の流速分布を広域に短時間で計測が可能となる。 |
| 題名 | AES暗号化機能付きRFIDシステムの構築 |
| 著者 | *三好 寿顕(シャープ�蟲蚕冕槁�), 匂坂 哲郎(協和テクノロジィズ(株)), 白川 功(兵庫県立大学応用情報科学研究科), 松村 謙次((株)ケー・シー・エス) |
| Page | pp. 231 - 234 |
| Keyword | RFID, 暗号処理, FPGA, セキュリティ |
| Abstract | RFID（Radio Frequency IDentification）システムは、多岐にわたる分野での利用が期待されている。ところが、最も普及が見込まれる製造コストが安価なタイプのRFIDタグは、内部に演算機能を有しておらず、外部から与えられたデータを保持する機能しかないため、セキュリティ面に大きな問題を抱えている。本稿ではRFIDシステムのセキュリティを確保するために、RFIDタグ内部データを暗号化、すなわち、RFID Reader/Writerに対するAES暗号処理機能の付加を提案し、システム全体の試作・検証を行った。 |
| 題名 | MIMO通信におけるLattice-Reduction干渉キャンセラの設計 |
| 著者 | *西城 邦俊(九州工業大学情報工学部電子情報工学科), 長尾 勇平(九州工業大学大学院情報工学研究科情報システム専攻), 黒崎 正行, 尾知 博(九州工業大学情報工学部電子情報工学科) |
| Page | pp. 235 - 240 |
| Keyword | MIMO, 干渉キャンセラ, lattice-reduction |
| Abstract | 本稿では，MIMO通信において，空間相関の高いチャネル環境下での性能の劣化を抑制しつつ，演算量を削減可能な干渉除去法であるLattice Reduction干渉キャンセラの改良を行う．また，計算機シミュレーションによりその特性を評価し，従来の干渉除去法と比較して，相関の高いチャネル環境下での有効性を確認する．加えて，演算量の比較も行い，MLDよりも低演算量であることを確認する． |
| 題名 | WH基底を用いた高速な動き推定法 |
| 著者 | *萩尾 和也, 黒木 祥光(久留米工業高等専門学校) |
| Page | pp. 241 - 246 |
| Keyword | WH 基底, 動き推定, 最適参照ブロック探索アルゴリズム, DHSS 法 |
| Abstract | 動画像圧縮の動き補償フレーム間予測では参照ブロックの探索に多くの計算量を必要とするため，高速化の手法が求められる． そこで本稿では，ベクトル量子化におけるコードワードの探索法の 1 つである DHSS 法を適用して，参照ブロックの探索の際の計算量を削減する手法を提案する．提案手法では全参照ブロックを評価するため，全探索と比較して精度が落ちないという利点がある．また本稿では，直交基底として WH 基底を用いるが，確率論的に各基底の分散を導出し，高速化に寄与する低周波数成分を選出した．計算機実験を行った結果，従来手法には劣るものの計算量の削減は確認できた． |
| 題名 | SOMによる濃淡画像に対応した輪郭線抽出処理の検討 |
| 著者 | 植田 拓也, 鷲見 育亮, *難波 福弥(鳥取環境大学大学院), 薮木 登(津山工業高等専門学校), 福本 善洋(鳥取環境大学 環境情報学部), 築谷 隆雄(松江工業高等専門学校) |
| Page | pp. 247 - 252 |
| Keyword | 道路標識検出, 輪郭線抽出, 特徴抽出, 自己組織化マップ |
| Abstract | 道路交通システムは，高度道路交通システムへの移行が強く期待されている．車両ドライバーは常に走行環境認識と車両の制御を行わなければならない．見落とされがちな道路標識を機械が自動的に検出，認識するシステムができれば，ドライバーの負担軽減につながる．すでに従来手法において道路標識の2値化画像に適用する手法について提案している．しかし，従来手法では特定色抽出の結果である色分布関数によって生成された濃淡画像を2値化していたため，色分布関数の有効性を活かすことができていない．そこで，本論文では色分布関数の有効性を活かすため，濃淡画像に対して直接適用できる手法を提案する． |
| 題名 | A Real-Time Parallel Architecture for Human Face Detection Based on the Algorithm Architecture Adequation Approach |
| 著者 | *Dmitriev Ivan(Graduate School of Information, Production and Systems, Waseda University), Grandpierre Thierry, Akil Mohamed(ESIEE, A2SI Laboratory), Ghorayeb Hicham(ENSMP, CAOR Laboratory), Satoshi Goto, Takeshi Ikenaga(Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 253 - 258 |
| Keyword | Algorithm Architecture Adequation, real-time parallel architecture, AdaBoost , face detection, real-time scalable architecture |
| Abstract | Today the human face detection is an essential part of bio-medical and security equipment. Following the introduction of AdaBoost and new methodologies ・such as SVM, the human face detection shows a steady increase in diversity of its applications, but mainly in software form. This work focuses on the optimizations of AdaBoost/CA algorithm from CAOR for its implementation in hardware architecture and the application of Algorithm Architecture Adequation (AAA) methodology for the development of a real-time scalable parallel architecture prototype. Real-time performance is achieved by fully extracting and exploring the data and command parallelism, using the AAA approach, and the scalability is maintained by the use of generic components. The architecture prototype is capable of real time processing and it is scalable for images from 160 * 120 till 1920 * 1440 pixels. |
| 題名 | ΔΣ型1ビットディジタル信号を用いた超音波距離計測におけるセンサ信号処理 |
| 著者 | *平田 慎之介, 黒澤 実(東京工業大学 総合理工学研究科), 片桐 崇(すてきな (有)) |
| Page | pp. 259 - 264 |
| Keyword | ΔΣ変調, 相互相関, 移動平均, 超音波計測 |
| Abstract | 超音波センサを用いた距離計測システムに，コウモリのエコーロケーションの工学的な応用を検討している．対象との距離は，送信した超音波とそのエコーとの相互相関をとり，計測したエコーの飛行時間から求める．数μmの距離分解能を得るためには，数十nsという時間分解能が必要である．そのため数十MHzという高い周波数でサンプリングを行う必要がある．本論文では，センサ信号処理の負担軽減を目的とし，ΔΣ型１ビットディジタル信号で相互相関をとる手法を提案する．そしてビットストリーム同士の積和演算から距離計測が可能であるか検証する．さらにΔΣ変調による高周波雑音を取り除く手法を提案し，相互相関の精度の評価を行う． |
| 題名 | A Performance Optimized Architecture of Deblocking Filter in H.264/AVC |
| 著者 | *Kyeong-Yuk Min, Jong-Wha Chong(CAD&SoC design lab., Hanyang University) |
| Page | pp. 265 - 270 |
| Keyword | deblocking filter, H.264/AVC |
| Abstract | In this paper, we propose memory and performance optimized architecture to accelerate the operation speed of adaptive deblocking filter for H.264/JVT/AVC video coding. The proposed deblocking filter executes loading/storing and filtering operations with only 192 cycles for 1 acroblock. Only 2x4x4 internal buffers and 32x16 internal SRAM are adopted for the buffering operation of deblocking filter with I/O bandwidth of 32 bit. The proposed architecture can process the filtering operation for 1 macroblock with less filtering cycles and lower memory sizes than some conventional approaches of realizing deblocking filter. The efficient hardware architecture is implemented with novel data arrangement, hybrid filter scheduling and minimum number of buffer. The proposed architecture is suitable for low cost and real-time applications, and the real-time decoding with 1080HD(1920x1088@30fps) can be easily achieved when working frequency is 70 MHz. |
| 題名 | 異種コード最適化方法を統合するためのコンパイラ構成に関する一考察 |
| 著者 | *金子 雄平, 杉野 暢彦(東京工業大学) |
| Page | pp. 271 - 276 |
| Keyword | 最適化方法, VLIW |
| Abstract | VLIW 型のプロセッサを対象とするときに、入力プログラムに対していくつかの最適化方法を組み合わせて適用するためのコンパイラ構成を提案した。複数の最適化方法を適用することは、ある最適化方法の適用によって他の最適化方法の効率を劣化させる可能性があるために、非常に困難な課題である。本稿では、各最適化方法を適用する入力プログラムの個所を的確に定めて、最適化方法間のトレードオフを抑制するようなコンパイラ構成を提案する。 |
| 題名 | MIMO-OFDM無線LANシステムのFPGA実装に関する一検討 |
| 著者 | 長尾 勇平, 寺本 昭宏(九州工業大学大学院情報工学研究科), 井上 真吾, *黒崎 正行, 尾知 博(九州工業大学電子情報工学科) |
| Page | pp. 277 - 282 |
| Keyword | IEE802.11n, FPGA, 無線LAN, MIMO, LDPC |
| Abstract | 現在，標準化活動が行われている無線LAN規格IEEE802.11nは，PHY層およびMAC層の拡張により，100Mbps以上の実効スループットを目標としている.特にPHY層においては，MIMO-OFDM伝送やLDPC符号などの高度な信号処理を必要とする技術が採用されており，大規模な回路が必要となる．筆者らは，大規模なMIMOシステムのためのFPGA評価ボードの開発を行っており，本論文はIEEE802.11n規格に準拠するMIMO-OFDM無線LANシステムの大規模FPGAへの実装について報告する.また本論文は，FPGA実装に向けた固定小数点シミュレーションの評価についても報告する. |
| 題名 | 透過超音波を用いた鋼材の欠陥検出に関する基礎研究 |
| 著者 | 矢島 邦昭(仙台電波工業高等専門学校), 畠 圭佑(長岡技術科学大学), *山口 貴徳(仙台電波工業高等専門学校), 田山 典男(岩手大学) |
| Page | pp. 283 - 288 |
| Keyword | 画像再構成, WMR法, 伝播時間, 減衰量 |
| Abstract | 従来の非破壊検査であるパルスエコーや近年開発されたフェーズドアレイとは異なり、検査対象を透過した超音波の伝播時間と減衰情報から音速分布と減衰情報を画像再構成し、内部を可視化する方法を提案する。極めて少ない伝播時間データから内部を可視化することが可能であるWMR法により内部を可視化することにより、検査員の経験による品質のばらつきがなくなり、定量的な評価が可能となる。 |
| 題名 | Cellプロセッサを用いたEMアルゴリズムの並列処理 |
| 著者 | *二田 晴彦, 村松 正吾, 菊池 久和(新潟大学工学部) |
| Page | pp. 289 - 293 |
| Keyword | Cellプロセッサ, 並列処理, EMアルゴリズム |
| Abstract | 本研究では，EMアルゴリズムによる混合正規分布推定モジュールのCellプロセッサへの実装と性能評価を行なう．今日のCPUの性能向上は，クロック周波数を高めることでなく，1つのプロセッサ内に多くのコア(マルチコア)を搭載することで達成している．そのようなマルチコアプロセッサの1つにCellプロセッサがある．Cellプロセッサは，プロセッサの中に1個の汎用的コア(PPE)と，8個の補助的なコア(SPE)を持つヘテロジニアスマルチコアであり，3.2 GHz動作で200 GFlops以上の性能を持つ．提案するモジュールは任意の個数のSPEを用いて並列に処理が行えるように設計を行なう．そして，6個のSPEを使用したとき，81.8[\%]という高い並列化効率を保ち計算を行なえることを示す． |
| 題名 | 高集積可能なソフトモジュール向けFixed-Outlineフロアプランナ |
| 著者 | *山腰 由紀夫, 吉村 猛, 池永 剛, 後藤 敏(早稲田大学大学院情報生産システム研究科) |
| Page | pp. 295 - 300 |
| Keyword | フロアプラン, ソフトモジュール, Fixed-Outline, Small dead space |
| Abstract | 我々はソフトモジュール向けのFixed-Outlineフロアプランナを開発した。フロアプランナは、2つの部分により構成されている。1つは、進化的アルゴリズムによるモジュールの初期配置の作成である。Dead spaceの小さいフロアプランを高速に生成するために、“子の生成”においてSpace-Oriented-Moveという独自の摂動を取り入れた。もう1つは、初期配置に対する、slack値に基づいたモジュール形状の変化のみによる、配置のdead spaceの削減である。ベンチマークの評価結果から、我々のフロアプランナは、いままで報告されたフロアプランナと比較して、Fixed-Outline制約を満たしながら非常に小さなdead spaceのフロアプランを実現することが出来た。特に、GSRCベンチマークのn100,n200及びn300に対しては、約95％の試行に対して3％以下のdead spaceを実現することが出来た。 |
| 題名 | 周期的に繰り返す配置の効率的な表現方法 |
| 著者 | *石原 啓祐(東京農工大学大学院 電気電子工学専攻), 逢坂 龍徳(東京農工大学 工学部 電気電子工学科), 藤吉 邦洋(東京農工大学大学院) |
| Page | pp. 301 - 306 |
| Keyword | sequence-triple, sequence-pair, 繰り返し配置, 相対位置関係 |
| 題名 | Fujimaki-Takahashi Squeeze :制約グラフの線形時間構成 |
| 著者 | *高橋 俊彦, 藤巻 亮(新潟大学大学院自然科学研究科) |
| Page | pp. 307 - 311 |
| Keyword | フロアプラン, 表現法, 順列, 隣接関係 |
| Abstract | フロアプランとは矩形を水平線分および垂直線分により、幾つかの矩形へ細分したものである。藤巻-高橋により、部屋同士の隣接関係を考慮したフロアプランがn-順列(1からnまでの数の順列)によって表現できることが示された。本報告では、n-順列によって与えられたフロアプランの各部屋と仕切りの水平および垂直制約グラフがO(n)時間で構成できることを示す。 |
| 題名 | Symmetry-Oriented Structured Placement for Analog Layouts |
| 著者 | *Qing Dong, Shigetoshi Nakatake(Department of Information and Media Sciences, University of Kitakyushu) |
| Page | pp. 313 - 318 |
| Keyword | placement, analog layout, symmetry, regularity, sequence-pair |
| Abstract | The structured placement is a novel concept to provide a structural domain with the topological regularity for analog placement. In this paper, we focus on the topological symmetricity and present a structural domain with a complete topological symmetry, where every block composes either self-symmetry or symmetrypair. Unlike the existing constraint-driven approaches, this structural domain enables us to generate a symmetrical placement without any constraint. The domain is represented by Single-Sequence as well as a placement based on the domain is done by Sequence-Pair. We utilize simulated annealing as the framework of the optimization, where we propose move operations for keeping topological symmetricity. Besides, we incorporate other regularity such as array and row as evaluation of placement. In experiments, we showed that our approach generated complete topological placements without much compromise on chip area and wire length, compared to the placements with no symmetry. |
| 題名 | (招待)論理回路に対する高品質遅延テスト |
| 著者 | *梶原 誠司(九州工業大学) |
| Page | pp. 319 - 324 |
| Keyword | 遅延テスト, テスト生成, ＳＤＱＭ, 論理回路 |
| Abstract | 微細化技術の進歩に伴い、製造した回路のタイミング動作に影響を及ぼす故障が問題となっている。本稿では、論理回路の遅延テストに関する基本技術と最近の話題について概説する。まず、代表的な遅延故障のモデルを紹介する。次に、スキャン機能を使った実速度テスト法を紹介する。遅延の大きさを考慮に入れた遅延テストのテスト品質評価方法として知られているSDQM (Statistically Delay Quality Model)を紹介した後、遅延故障検出力を高めるためのテスト生成手法を述べる。 |
| 題名 | Issue Mechanism for Embedded Simultaneous Multithreading Processor |
| 著者 | *Chengjie Zang(早稲田大学大学院 情報生産システム研究科), Shigeki Imai(シャープ株式会社), Shinji Kimura(早稲田大学大学院 情報生産システム研究科) |
| Page | pp. 325 - 330 |
| Keyword | simultaneous multithreading, instruction flag, predicate register, balanced round-robin issue policy |
| Abstract | Simultaneous Multithreading (SMT) technology enhances instruction throughput by issuing multiple instructions from multiple threads within one clock cycle. For in-order pipeline to each thread, SMT processors can provide large number of issued instructions close to or surpass than using out-of-order pipeline. In this work, we show an efficient issue logic for predicated instruction sequence with the parallel flag at each instruction, where the predicate register based issue control is adopted and the continuous instructions with the parallel flag of '0' are executed in parallel. The flag is pre-defined by a compiler. Instructions from different threads are issued based on the round-robin order. We also introduce an Instruction Queue skip mechanism for thread if the queue is empty. Using this kind of issue logic, we designed a 6 threads, 7-stage, in-order pipeline processor. Based on this processor, we compare round-robin issue policy(RR(T1-Tn)) with other policies: thread one always has the highest priority(PR(T1)) and thread one or thread n has the highest priority in turn(PR(T1-Tn)). The results shown that RR(T1-Tn) policy outperforms others and PR(T1-Tn) is almost the same to RR(T1-Tn) from the point of view of the issued instructions per cycle. |
| 題名 | 高効率Message-Passingスケジュールを用いたLDPC復号器の低消費電力化 |
| 著者 | *清水 一範, 戸川 望, 池永 剛, 後藤 敏(早稲田大学) |
| Page | pp. 331 - 336 |
| Keyword | LDPC符号, 高効率Message-Passingスケジュール |
| Abstract | 本稿では，高効率Message-Passingスケジュールを適用したLDPC復 号器の消費電力を削減するために，(1) min-sum法が出力する尤度情報の圧縮手法，(2) 複数の圧縮尤度情報を1クロックで列処理モジュールに出力することが可能なハードウェアとその低消費電力化手法，を提案する．TSMC 0.18um CMOSテクノロジを用いて消費電力を測定した結果，提案手法を適用することにより，min-sum法が出力する尤度情報を保持するハードウェアの消費電力を約半分に削減でき，尤度情報の量子化ビット数や行重みの増加に対する，消費電力の増加分も限りなく小さく抑えることが可能であることを確認した． |
| 題名 | サブスレッショルドMOS回路によるしきい論理システム |
| 著者 | *小川 太一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁(北海道大学 情報科学研究科) |
| Page | pp. 337 - 341 |
| Keyword | サブスレッショルド, しきい論理, 低消費電力, MOS |
| Abstract | 近年の情報ネットワーク社会の進展にともない、ユビキタス情報環境の実現に向けて多種多様なインテリジェントセンサLSIが要求されるようになった。これらのセンサLSIは広い地域に分散配置され、限られたエネルギー源で長期間にわたり動作することが要求される。 このような低電力動作を実現するためには、MOS論理回路をサブスレッショルド領域で動かす必要がある。本稿では、サブスレッショルドLSIの開発に向けて、高機能論理ゲートの一つ「しきい論理ゲート」を実現するサブスレッショルドMOS回路を提案する。さらに、このゲートを用いたサブシステムの例として加算器を設計し、その動作をシミュレーション上で確認する。 |
| 題名 | Optimal Planar Jumping Systolic Array Design for Matrix Multiplication |
| 著者 | *楊 贇 , 木村 晋二(早稲田大学大学院情報生産システム研究科) |
| Page | pp. 343 - 348 |
| Keyword | Jumping systolic array, matrix multiplication, fully concurrent operation |
| Abstract | This paper introduces an efficient array construction method for optimal planar systolic design for matrix multiplication. The basic idea is connection network adjustment among processing element (PE) array. Then the input/output data are jumping in the systolic array for multiplication operation requirements. The proposed “Jumping Systolic Array (JSA)” method increases matrix multiplication speed with less processing elements and few data registers. New systolic arrays, such as square jumping array, redundant dummy latency jumping hexagonal array, and compact parallel flow jumping hexagonal array, are also presented to improve system operation efficiency. Experimental results are given to demonstrate that jumping systolic array can realize fully concurrent operation and dominate other systolic architectures. |
| 題名 | Parallel Prefix Adder 合成を用いた乗算器の最適化手法について |
| 著者 | *松永 多苗子(福岡知的クラスター研究所), 松永 裕介(九州大学) |
| Page | pp. 349 - 354 |
| Keyword | 乗算器, parallel prefix adder, 演算器合成, wallace tree |
| Abstract | 本論文では、タイミング制約下での面積最小化を目的としたparallel prefix adder合成問題を対象とする。テクノロジに依存しないレベルでのparallel prefix adderの概略構造は、prefix graphとして表現できる。そこで、対象問題をprefix graph集合に対する探索問題としてとらえ、ある性質をもつprefix graph部分集合を対象とした動的計画法に基づく面積最小化、及び、グラフの再構築による面積削減の２段階から実現される手法を提案する。また現実的な適用例として、並列乗算器の最終段加算器をとりあげ、本手法を用いることにより、乗算器最適化に対する効果があることを示す。 |
| 題名 | GF(2m)上のMSB乗算器をベースにした楕円曲線暗号LSI向けMSD乗算器の実装 |
| 著者 | *奈良 竜太, 小原 俊逸(早稲田大学理工学部コンピュータ・ネットワーク工学科), 清水 一範(早稲田大学大学院情報生産システム研究科), 戸川 望, 柳澤 政生, 大附 辰夫(早稲田大学理工学部コンピュータ・ネットワーク工学科) |
| Page | pp. 355 - 360 |
| Keyword | digit-serial乗算器, bit-serial乗算器, MSB乗算器, MSD乗算器, 楕円曲線暗号 |
| Abstract | GF(2m)におけるdigit-serial乗算器とは，bit-serial乗算を拡張し，複数のビットを同時に処理することで1サイクルあたりの処理量を増やした手法である．本稿では，MSB(most significant bit)乗算器をベースに，digit-serial乗算器の一つであるMSD(most significant digit)乗算器を提案する．本手法はMSB乗算器をdigitサイズDだけ直列に接続することでMSD乗算器を実装できるため，従来の手法より設計が容易になり，面積を小さくできる．さらに1回の乗算に必要なクロックサイクル数を抑えることができる．提案手法による乗算器を用いた楕円曲線暗号処理回路をROHM0.35umテクノロジで実装した結果，GF(2163)における楕円暗号処理を50MHz動作時に約0.115msで処理することができた． |
| 題名 | Counter Tree Diagramによる多値算術演算回路の最適設計 |
| 著者 | *出川 勝彦, 本間 尚文, 青木 孝文(東北大学大学院情報科学研究科), 樋口 龍雄(東北工業大学工学部電子工学科) |
| Page | pp. 361 - 366 |
| Keyword | 算術演算回路, ハードウェアアルゴリズム, 回路設計, 多値論理, 冗長数系 |
| Abstract | 筆者らは，算術演算回路のハードウェアアルゴリズムの基本となる加算アルゴリズムの表現法として，Counter Tree Diagram (CTD) を提案している．本稿では，このCTDを利用した，多値算術演算回路の最適設計について述べる．提案手法では，冗長数系を用いた加算アルゴリズム（冗長加算アルゴリズム）をCTDによって系統的に導出する．導出したCTDを回路方式に応じて適切に選択することで，最適な冗長加算器の設計が可能となる．本稿では，冗長2進加算器を電流モード多値差動論理に基づく回路で設計し，その性能を評価する．この結果，従来よりもPD積が27〜57%削減された，冗長2進加算器を実現することができた． |
| 題名 | 攻撃者を考慮した匿名性検証法 |
| 著者 | *河辺 義信, 櫻田 英樹(日本電信電話株式会社 NTTコミュニケーション科学基礎研究所) |
| Page | pp. 367 - 372 |
| Keyword | セキュリティ検証, 匿名性, 形式手法, 暗号プロトコル, 定理証明 |
| Abstract | 近年，インターネット電子投票など，個人情報が漏洩してはならないシステムが増えつつある．そのようなシステムを安全に構築するには，匿名性と呼ばれる性質が成り立つことを厳密に保証する必要がある．我々は，形式手法に基づき，無限状態システムの匿名性を定理証明する手法を示している．しかしこの方法は，盗聴よりも強い攻撃がある場合の匿名性を扱っていなかった．本稿は，攻撃者がいる場合の匿名性をトレース集合を用いて定義する．さらに，匿名性の証明法を導入する．本稿では，適用例として，匿名通信路の実装であるCrowdsを形式的に仕様記述し，匿名性を定理証明する． |
| 題名 | インターワークフローのラベル付きWFネットモデルと振る舞い継承について |
| 著者 | *山口 真悟(山口大学大学院理工学研究科), 成井 徹志(山口大学工学部), 葛 崎偉(山口大学教育学部), 田中 稔(山口大学大学院理工学研究科) |
| Page | pp. 373 - 378 |
| Keyword | ワークフロー, ペトリネット, 健全性, 継承 |
| Abstract | インターワークフローは，連携前のあるワークフローを拡張した構造をもつので，振る舞いについても同様に拡張した振る舞いをもつことが望まれる．あるワークフローxが，別のワークフローyから拡張した部分を隠したり，その実行をブロックした場合，yと同じ振る舞いをもつならば，xはyの振る舞いを継承するという．本稿では，ワークフロー管理システムの国際標準化団体WfMCのプロトコルに基づくインターワークフローが，それぞれ連携前のワークフローの振る舞いを継承することを示す． |
| 題名 | Experimental Evaluation of Parallel Genetic Algorithms on Heterogeneous Line Topologies |
| 著者 | *Senlin Guan(Faculty of Information Engineering, University of the Ryukyus), Yiyuan Gong(National Institute of Informatics), Morikazu Nakamura(Faculty of Information Engineering, University of the Ryukyus) |
| Page | pp. 379 - 384 |
| Keyword | parallel genetic algorithm, migration interval, heterogeneous computing capability, grid |
| Abstract | This paper presents an experimental evaluation on parallel genetic algorithm (GA) on the line topology of heterogeneous computing resources. Evolution process of parallel GAs is investigated on two types of arrangements of heterogeneous computing resources: the ascending and descending order arrangement of computing capability. The differences between the two arrangements in chromosome variety, and solution quality are investigated. The results reveal that the quality of solution is determined by not only by the migration interval, but also and the computing capability and the arrangements of the computing resources. |
| 題名 | Minimum-Cost Load Balancing Document Distribution in Distributed Web Server Systems |
| 著者 | *曽根 僚, 山田 敏規(埼玉大学 大学院理工学研究科 数理電子情報部門) |
| Page | pp. 385 - 390 |
| Keyword | Distributed web server, Document distribution, Load balancing, NP-completeness, Approximation algorithm |
| Abstract | Motivated by load balancing on servers in DWS(Distributed Web Server) system, this paper considers the following problem: Given a workload of each web document, a common workload acceptable to all servers, and a cost required to transfer each document to each server, find a document distribution with a minimum total cost required to be transferred satisfying that the total workload of documents on each server does not exceed an acceptable workload when each document is allowed to be placed on multiple servers. In this paper, we prove that this problem is strongly NP-hard even in the case of a unit cost for transfer. Moreover, we present two algorithms for the problem in this case, an approximation one and a greedy one. In particular, the greedy algorithm can be solved in the case of an enough acceptable workload. |
| 題名 | Enhancing PC Cluster-based Parallel Branch-and-Bound Algorithms for the Graph Coloring Problem |
| 著者 | *Satoshi Taoka, Toshimasa Watanabe(Graduate School of Engineering, Hiroshima University) |
| Page | pp. 391 - 396 |
| Keyword | Combinatorial optimization problems, MPI, Optimum solutions |
| Abstract | A branch-and-bound algorithm (BB for short) is the most general technique to deal with various combinatorial optimization problems. Even if it is used, computation time is likely to increase exponentially. So we consider its parallelization to reduce it. We can expect that obtaining a better incumbent makes bounding operations appear at early stages of computation, possibly resulting in short computation time. In case of a parallel BB, it is also necessary to balance each processor load and to prevent increase in communication time． In this paper, we focus on a parallel BB for the graph coloring problem, propose some improvements for it, and experimentally evaluate how our modification affect computation time of a parallel BB on a PC cluster network. |
| 題名 | (招待)大規模データ処理に対するアルゴリズム理論からのアプローチ |
| 著者 | *宇野 毅明(国立情報学研究所) |
| Page | pp. 397 - 402 |
| Keyword | database, homology, genome, data mining, algorithm |
| Abstract | 近年非常に大規模なデータが手に入るようになり，そのデータを解析して有用な情報を取り出すことはますます重要度を増している．しかし，データの巨大さのため，既存の手法では計算が現実的な時間で終了しないといった弊害も出てきている．本発表では，データ解析の問題の中から，データの類似構造を見つけ出す問題に焦点を当てる．類似構造を見つけ出す方法には類似検索を用いる方法と全対比較をする方法があるが，両者ともに1000万項目を超えるデータでは，現実的な時間で終了しない．本発表では，通常のPCでも現実的な時間で計算が終了新しい手法を提案し，さらにこの手法をゲノムの解析に用いた結果を紹介する． |
| 題名 | (招待)簡潔データ構造 |
| 著者 | *定兼 邦彦(九州大学) |
| Page | pp. 403 - 408 |
| Keyword | 簡潔データ構造, 圧縮 |
| Abstract | 簡潔データ構造は，データ構造のサイズを極限まで小さくし，かつ， 高速な問い合わせを実現するものであり，大量データの高速処理を 行う場合に用いられる．本稿では基本的な簡潔データ構造を解説する． |
| 題名 | (招待)プロセス指向を実装した言語(occam-π，JCSP，C++CSP)とその手法 |
| 著者 | *松井 和人(NPO法人 CSPコンソーシアム) |
| Page | pp. 409 - 414 |
| Keyword | CSP, Pi-Calculus, occam, JCSP |
| Abstract | occamはCSPプロセスモデルから導出された並列処理プログラミング言語であり、嘗てはTransputerと呼ばれる並列処理プロセッサー上で動作していた。その後英国Kent大学のPeter Welch教授らによってoccamは進化し、最近ではπ-Calculusがブレンドされoccam-πなる言語が実現されており、Linux(x86, MIPS, PPC, Cell), Solaris(Sparc)上で動作している。更にオブジェクト指向言語(Java, C++)にも実装されている。ここではoccam-π、JCSP、C++CSPの内容とそのプログラミング手法について述べる。 |
| 題名 | (招待)π計算にもとづくネットワークプログラミング言語 Nepi |
| 著者 | *真野 健(NTTコミュニケーション科学基礎研究所) |
| Page | pp. 415 - 420 |
| Keyword | プロセス計算, π計算, 並行, ネットワークプログラミング |
| Abstract | プロセス計算とは，通信プロセスを記述・解析・検証するための理論的体系であり，π計算はそのひとつである．ネットワークプログラミング言語 Nepi はπ計算に基づくプリミティブを採用し，通信とそれに伴う制御構造を簡潔かつ見通しよく記述できるという特長をもつ．本発表では，その言語仕様，システムデザイン，および有用性を確認するためのプログラミング経験について説明する． |
| 題名 | (招待)ビデオカメラ用AVCHD規格の策定と今後のビデオカメラ動向 |
| 著者 | *吉川 孝雄(ソニー株式会社) |
| Page | pp. 421 - 422 |
| Keyword | AVCHD, カムコーダ, MPEG-4 AVC, xvYcc, ドルビーデジタル |
| Abstract | AVCHD（Advanced Video Codec High Definition, エーブイシーエイチディー）は、 2006年5月11日に松下電器産業とソニーが基本仕様を策定したハイディフィニション(HD)映像をビデオカメラで記録するための規格である。 8センチDVD等の従来メディアにも十分に高画質で記録できるように、 映像符号化にはMPEG-4 AVC(H.264)方式を使い、 音声符号化にはドルビー・デジタル(AC-3)方式を使い、 多重化にMPEG2-TSを用いている。 またハイディフィニション映像(HDV)以外にも、従来の標準映像(SDV)もサポートしている。 AVCHDの特徴のひとつが複数の記録メディアをサポートした事であり、ハードディスクドライブ (HDD) 、SDメモリーカード・MemoryStickがサポートされている。 |
| 題名 | 様々なQ値におけるシャントキャパシタの非線形性を考慮したDE級増幅器の設計 |
| 著者 | *江沢 徹, 関屋 大雄, 呂 建明, 谷萩 隆嗣(千葉大学大学院自然科学研究科) |
| Page | pp. 423 - 428 |
| Keyword | DE級増幅器, MOSFET, シャントキャパシタ, 寄生容量, 非線形性 |
| Abstract | 本研究では, 様々なQ 値におけるシャントキャパシタの非線形性を考慮したDE 級増幅器の設計を行う. シャントキャパシタに含まれるMOSFETの寄生容量の非線形性を考慮したDE 級増幅器の従来の解析および設計においては, 理想的なフィルタを導入し, また, MOSFET の寄生容量の変数のひとつである不純物濃度を一つの値で仮定している. しかしながら, 高出力が要求される場合などには低いQ 値で設計することが求められ, また不純物濃度はMOSFETの非線形特性を大きく変える. そのため, これらの変数が回路に与える影響を明らかにすることは極めて重要である. 本研究では, 様々なQ値においてMOSFETの不純物濃度の値を変動させたときの回路の設計曲線を数値計算により明らかにする. |
| 題名 | 時間毎に変化する抵抗を用いた抵抗格子網での Winner Take All 回路に基づく最短時間経路探索 |
| 著者 | *佐藤 雅俊, 青森 久, 田中 衞(上智大学理工学部電気電子工学科) |
| Page | pp. 429 - 433 |
| Keyword | Winner Take All, CNN, 経路探索 |
| 題名 | フローティングゲートMOSFETを用いた一次元離散時間力学系集積回路 |
| 著者 | *河村 健一, 堀尾 喜彦(東京電機大学 大学院工学研究科), 合原 一幸(東京大学 生産技術研究所) |
| Page | pp. 435 - 440 |
| Keyword | カオス回路, アナログ集積回路, フローティングゲートMOSFET |
| Abstract | フローティングゲートMOSFET(FG-MOSFET)は, ゲートに複数のキャパシタを接続した素子で, 様々なアナログ回路へ応用されている. FG-MOSFETを用いたカオス発生回路として, FG-MOSFETを用いた非線形抵抗回路, FG-MOSインバータ回路, さらに, FG-MOSピーキング電流源回路を写像関数回路として用いる３種類の一次元離散時間力学系回路が提案されている. 本論文では, これら３種類の一次元離散時間力学系回路を集積回路化する. 製作したプロトタイプチップより, それぞれの写像関数回路の入出力特性と, 外部制御バイアス電圧に対する一次元離散時間力学系回路の分岐特性を測定し, さらに, 測定値よりリアプノフ指数を求める事により, 集積化した回路の特性を評価する. |
| 題名 | インターリーブ型位相制御E2級dc/dcコンバータ |
| 著者 | *片山 幹, 関屋 大雄, 呂 建明, 谷萩 隆嗣(千葉大学大学院自然科学研究科) |
| Page | pp. 441 - 446 |
| Keyword | E級インバータ, 位相制御型E^2級dc/dcコンバータ, インターリーブ |
| Abstract | 本研究では, 位相制御型E^2級dc/dcコンバータをインターリーブした, インターリーブ型位相制御E^2級dc/dcコンバータを提案する. インターリーブにより, 高動作周波数高効率動作と低電圧大電流を同時に満たす回路を実現することが可能となる. また, 二つのインバータの駆動波形の位相差を変化させることで出力電圧を制御することが可能である. さらに, インターリーブ化により, 位相制御型E^2級dc/dcコンバータに比べ入力電圧の変動に対する制御範囲を維持しつつ, 位相変化による出力電圧の制御範囲および負荷変動に対する制御範囲を拡大することが可能とする. 設計した回路において, 二つのインバータの駆動波形の位相差が変化したときの提案回路の動作について考察する. 回路実験を行うことにより設計の妥当性を示す. |
| 題名 | Various Superstable Phenomena in 1-D Maps with a Trapping Window |
| 著者 | *松岡 祐介(法政大学大学院 工学研究科 電気工学専攻), 斎藤 利通(法政大学 工学部 情報電気電子工学科) |
| Page | pp. 447 - 450 |
| Keyword | Circle map, Sigma-delta modulator, Superstable phenomena |
| Abstract | This paper studies dynamics of 1D map with a trapping window. The window has a zero slope and causes various superstable phenomena. We study such phenomena using two examples relating to A/D converters and power converters. In precise numerical simulation, we have investigated robustness for parameter perturbation on the window. |
| 題名 | チェビシェフ多項式を用いたパイコネ変換により生成したカオス信号の演算精度と相関特性との関係 |
| 著者 | *伊藤 嘉規, 並木 達也(明治大学大学院理工学研究科), 鎌田 弘之(明治大学理工学部) |
| Page | pp. 451 - 456 |
| Keyword | カオス, 拡散符号, パイコネ変換, チェビシェフ多項式, 相関特性 |
| Abstract | パイコネの原理に基づきカオス信号を生成する際に、直交関数の一つであるチェビシェフ多項式を用いる方法は、いくつかの研究機関で検討され、多重通信における拡散符号に適用されている。しかし、現在検討されている方式は、主に１６ビット程度の固定小数点演算により生成するものであり、自己相関特性、相互相関特性ともに多重通信に適用できるレベルには至ってない。本研究では、カオスをスペクトル拡散通信の拡散符号に応用するために、チェビシェフ多項式による拡散符号生成法を提案する。カオスでの拡散符号を３２ビット固定小数点演算により、Q14フォーマットからQ30フォーマットまで拡散符号を生成し、自己相関および相互相関特性を調べた。さらに、実際に送信情報を与え、それぞれの拡散符号により多重化した時の、ビット誤り率（Bit Error Rate）も検討する。 |
| 題名 | 区分線形スパイキングニューロンの分岐現象の考察 |
| 著者 | *大谷 利光, 斎藤 利通(法政大学工学部情報電気電子工学科), 鳥飼 弘幸(大阪大学大学院) |
| Page | pp. 457 - 460 |
| Keyword | 分岐, カオス, スパイキングニューロン |
| Abstract | 区分線形ベース信号を有する分岐ニューロンの動作を考察する。 ニューロンの動作は１次元パルス位置マップによって記述される。 三角波ベース信号を入力とすることで区分線形なマップが得られ、多彩な現象を精密に解析できる。 本論文では、基本的な分岐現象とスパイク間隔密度の関係について考察する。 |
| 題名 | Chaotic Switching of Phase States in Time-Varying Coupled Circuits |
| 著者 | *上手 洋子, 西尾 芳文(徳島大学) |
| Page | pp. 461 - 466 |
| Keyword | chaos circuit, phase switching, time-varying resistor |
| Abstract | In this study, two chaotic circuits coupled by a time-varying resistor are investigated. First, the coexistence of in-phase and anti-phase synchronization are observed. Next, we confirm that interesting synchronization phenomena with switching phase states between the two chaotic circuits can be observed when the strength of coupling parameter R is decreased. Furthermore, the sojourn time of the in-phase and the anti-phase are investigated. We confirm that the sojourn time depends on the frequency and the strength of the time-varying resistor. |
| 題名 | ボルテラフィルタを用いたカオス秘密通信に関する研究 |
| 著者 | *岩田 和馬, 入倉 裕之(明治大学大学院理工学研究科), 鎌田 弘之(明治大学理工学部) |
| Page | pp. 467 - 471 |
| Keyword | カオス, 秘密通信, パラメータミスマッチ, Volterra Filter |
| Abstract | 筆者らは、インターネットなどのディジタル通信網でのカオス秘話通信を想定したシステムについて検討している。カオス写像をディジタル計算機のような有限桁演算を実行すると、真のカオスに比べ特性が劣化する。カオスを秘密通信や暗号に適用できる論拠は、わずかな初期値の差やパラメータの差により、すばやく異なった軌道に入ることで秘密性を保っている。 本研究では、パラメータミスマッチに対する秘密性を高めることを目的として、Chaotic Neuron内にVolterra Filterを用いる方法について検討する。しかし同フィルタは線形フィルタに比べパラメータ数が大幅に増加する。そこで、Volterra Filterの非線形項部分を、Logistic写像やHenon写像などの非線形写像と同等の式になるように設定し、特性を解析、評価する。 |
| 題名 | (招待)アナログ・RFIC のためのDFM 技術 |
| 著者 | *森山 誠二郎(ＰＤＦソリューションズ) |
| Page | pp. 473 - 473 |
| Keyword | DFM, 統計的設計, PDK, 統計解析ツール |
| Abstract | アナログ･RFICの設計不具合による繰り返し（リスピン）を削減するとともに、 製造容易性を保証するために統計的設計手法が必要とされている。この招待講 演では、統計解析手法の必要性について触れた上で、 統計的PDK、および高速 な統計解析ツールについて概要を述べる。１例として、高性能な0.18 μm SiGe:C-BiCMOSプロセスを対象に開発した統計的PDKについて説明する。また、 統計解析ツールであるCircuit Surferを各種の回路に提供した事例を紹介する。 |
| 題名 | クリスタル発振回路に起因するEMIノイズの解析とチップ内対策 |
| 著者 | *黒川 敦, 藤田 浩志, 伊部 哲也(三洋半導体(株) SS事業推進統括部 設計技術部), 渡辺 徹(三洋半導体(株) デジタルシステム第１事業部 デジタルオーディオ開発部) |
| Page | pp. 475 - 480 |
| Keyword | EMI, 電源ノイズ, クリスタル発振回路, デカップリング容量 |
| Abstract | EMIノイズ対策に関して、チップ設計者向けのX’tal発振回路に起因する解析方法と対策の効果を提示する。その特徴は以下である。 1)SPICEベースでチップから発生するノイズを解析する方法をチップ外のモデリングと一緒に示す。 2)X’tal発振回路に関するチップ内のパッド配置、デカップリング容量、抵抗挿入による対策のノイズ低減への効果を示す。 |
| 題名 | 低電圧CMOS差動増幅器の設計とミスマッチ特性解析 |
| 著者 | 黄田 剛, 大川 眞一(ルネサステクノロジ／デ開), 塚田 敏郎(ルネサステクノロジ／先ア開), *増田 弘生(ルネサステクノロジ／デ開) |
| Page | pp. 481 - 486 |
| Keyword | 65nmミックスドシグナルLSI, 低電圧CMOS差動増幅器, ミスマッチ特性, ランダムばらつき, 回路シミュレーション |
| Abstract | 65nmミックスドシグナルLSIでは低電圧で駆動できるCMOSアナログ回路が必要になると考えられている。しかし、低電圧駆動ではゲート面積の大きなMOSを用いてもVthまたはIdsのランダムばらつきにより回路のミスマッチ特性が劣化する可能性が予想される。 本報告では、65nmプロセスのSPICEパラメータを用いて、まず低電圧（Vdd=1.2V）CMOS差動増幅器の最適回路定数設計をおこなった。さらに、この結果を基に、NMOS／PMOSのランダムミスマッチ電流特性の影響が、差動増幅器の出力電圧及び利得のミスマッチにどう反映されるか、回路シミュレーションで解析・評価した結果を示す。 |
| 題名 | Entropy based Associative Model with an Autocorrelation Dynamics |
| 著者 | *Masahiro Nakagawa(Nagaoka University of Technology) |
| Page | pp. 487 - 492 |
| Keyword | Entropy, Association, Memory |
| Abstract | In this paper, an entropy based associative memory model will be put forward to accomplish the memory retrievals with orthogonal and autocorrelation learning models so as to compare with the conventional autoassociative model with a certain quadratic Lyapunov functional. In the present approach, the updating dynamics will be constructed on the basis of the entropy minimization strategy which is shown to be reduced asymptotically to the conventional quadratic dynamics as a special case. From numerical results, it will be elucidated that the presently proposed novel approach promotes the l memory capacity beyond with the conventional autocorrelation model , e.g. associatron, according to the involved higher-order correlation in the proposed dynamics. |
| 題名 | Recalling Temporal Sequences of Patterns Using Neurons with Hysteretic Property |
| 著者 | *Johan Sveholm, 早川 吉弘, 中島 康治(東北大学電気通信研究所) |
| Page | pp. 493 - 498 |
| Keyword | neural networks, temporal sequences of patterns, hysteretic property |
| Abstract | To implement a flow vector that can guide a network through a sequence of patterns is difficult in the conventional case, since flow vectors between two adjacent stored attractors do not coincide in direction. This problem has previous been solved with the Inverse Function Delayed (ID) model, a model which can make the network gradually change from one attractor to another in continuous time. However, in order to increase storage capacity the encoding problem of the patterns can be transformed into a linear separation problem. In that case, a hysteretic two-state neuron model is suggested for recall in continuous time. Paired hysteretic neurons and conventional neurons can give the network continuous valued units as well. |
| 題名 | 離散時間型セルラニューラルネットワークを用いた空間領域シグマデルタ変調 |
| 著者 | *青森 久(上智大学), 大竹 敢(玉川大学), 高橋 伸彰(日本アイ・ビー・エム(株)), 田中 衞(上智大学) |
| Page | pp. 499 - 504 |
| Keyword | CNN, シグマデルタ変調, ハーフトーニング, 画像再構成, 非線形内挿効果 |
| Abstract | 本稿では, 離散時間型セルラニューラルネットワーク (DT-CNN) を用いた空間領域シグマデルタ変調を提案する. 2飽和領域を持つ出力関数を用いたCNNの本質は, 入力画像を2値化することであるため, CNNのダイナミクスは ディジタルハーフトーニングとしての可能性を持つ. 提案方式では, CNNのシグマデルタ変調との類似性に着目し, ダイナミクスの非線形内挿効果を 2値ハーフトーン画像から最適な再構成画像を得るために利用する. また, フィードバックAテンプレート による誤差拡散特性により, ハーフトーン画像の量子化誤差は空間的に拡散させられる. 様々な画像に対する実験により, 提案手法の有効性及び, CNNの空間領域シグマデルタ変調特性を確認した. |
| 題名 | ニュラルネットワークを用いた外観検査システム |
| 著者 | *千 承佑, 早川 吉弘, 中島 康治(東北大学/電気通信研究所) |
| Page | pp. 505 - 510 |
| Keyword | hardware, virtex2, BP |
| Abstract | At factories, the surface inspection of final products relies on visual inspection, which is based on experience and instinct. With such method it is difficult to reduce time and production cost, and hence an automatic inspection system is desired. We used a hardware back-propagation(BP) system enabling high-speed judgment and learning. In order to increase the operation speed, we have implemented parallel and pipeline processing in the hardware. Our hardware BP system could complete the process within 1.37 us. However, there was a case where learning could not be completed by such method. Therefore, we suggest an improved method to solve the problem in this paper. |
| 題名 | Elman型フィードバックSOMによる風況予測への応用 |
| 著者 | 藤松 誠一郎, 鷲見 育亮, 植田 拓也, *小林 飛鳥(鳥取環境大学大学院), 築谷 隆雄(松江工業高等専門学校) |
| Page | pp. 511 - 516 |
| Keyword | 自己組織化マップ（SOM）, 風況, 予測, 風力発電機 |
| Abstract | 鷲見研究室では低風力でも発電可能な家庭用の小型風力発電機に注目し、より効率のよいパワーアシストを行うために風況の予測が必要であると考えた。これまでに、自己組織化マップ（SOM）を用いて風速の予測を行ってきた。通常のSOMはダイナミックスをもたないため時系列情報を扱うことができない。そこで時系列情報を扱う方法の1つとして考え出されたSOMとしてElman型フィードバックSOMがある。予測率の向上を目指して、今回は風速の差分値を求め、その差分値を学習に利用した。さらにElman型フィードバックSOMを用いて予測を行い、双方向SOMで行った予測結果と比較を行った。 |
| 題名 | 自己組織化マップをもとにした新しい脳型ハードウェアの開発 |
| 著者 | *金子 宗司, 田向 権, 田中 利康, 徳永 憲洋, 古川 徹生(九州工業大学大学院生命体工学研究科) |
| Page | pp. 517 - 522 |
| Keyword | 自己組織化マップ, SOM2, FPGA, ハードウェア化 |
| Abstract | 当研究室は，Batch Learning 自己組織化マップ(BL-SOM)をベースとしてこれまでいくつかの新しいニューラルネットワークを提案してきた． その中の一つ、SOM of SOM(SOM2)は「SOMの集合が作り出す特徴空間の多様体の集合を自己組織化マップとして表現する」ことができる． このアーキテクチャは現在，画像認識，風景認識など様々な応用分野に適用する事を考えている． しかしこれらの応用は演算量が膨大である．そこでハードウェア化する事で並列処理を行い、高速演算を行うことが目的である。したがって本稿ではSOM2を実現できるハードウェアの作成を目指す． 今回は，SOM2のベースとなるBL-SOMのハードウェア化の検討を行い，その上でSOM2のハードウェア化の検討を行ったのでそれを報告する． |
| 題名 | サブスレッショルドMOS特性を利用したPTAT電流生成のための微小フローティング電圧源回路 |
| 著者 | *上野 憲一, 廣瀬 哲也, 浅井 哲也, 雨宮 好仁(北海道大学) |
| Page | pp. 523 - 528 |
| Keyword | フローティング電圧源, サブスレッショルド領域, PTAT電流, CMOSスマートセンサ |
| Abstract | MOSFETのサブスレッショルド電流を利用することで、絶対温度に比例したPTAT (Proportional To Absolute Temperature)電流を生成できる。PTAT電流は温度センサのセンサシグナルとして利用することができる。本研究では、このPTAT電流を生成するために必要なフローティング電圧源を提案する。 0.35 um-CMOSプロセスを用いてSPICEシミュレーションにより回路動作を確認した。-20 ℃〜100 ℃の温度変化に対してフローティング電圧の変動は±0.3 %まで抑えることができる。この回路は、サブスレッショルド領域で動作し、4.6 uWの極低消費電力で動作する。 |
| 題名 | An Ultra Low-Power High-Speed Rail-to-Rail Buffer Amplifier for LCD Source Drivers |
| 著者 | *Zheng Liang, Wei-Lun Huang, Jun Pan, Yasuaki Inoue(Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 529 - 533 |
| Keyword | low-power, buffer amplifier, rail-to-rail, high-speed, LCD driver |
| Abstract | A high-speed, low-power, rail-to-rail buffer amplifier with improved current summing circuit is proposed for LCD source drivers. By placing two complementary differential pairs in parallel, it is possible to obtain a rail-to-rail input stage. Then, a current summing circuit with two embedded comparators is proposed. With the proposed current summing circuit, the output stages will be turned off at static state to suppress quiescent current, while keeping large driving capacity when they are turned on at dynamic state. In addition, the proposed buffer amplifier will not increase the chip size so that the buffer amplifier can be made compact. Simulation with a 0.35 um CMOS technology demonstrates that the buffer has a quiescent current of 2.0 uA and a maximum tracking error of 0.16 LSB with 100% rail-to-rail input swing. Settling time of 1.5 us and 2.1 us for the rising and falling edge is measured for rail-to-rail voltage swing with 600 pF capacitance load, which is sufficient for driving large LCD panels. |
| 題名 | のこぎり波発生回路の遅延時間による誤差の修正 |
| 著者 | *藤村 征弘, 高井 伸和(群馬大学工学部電気電子工学科) |
| Page | pp. 535 - 539 |
| Keyword | のこぎり波, スイッチング電源, コンパレータ |
| Abstract | スイッチング電源回路は、小型軽量化の利点から、多くの電子機器に使用されている。 この電源回路は、のこぎり波の周波数が高いと性能が良くなる。 しかし、のこぎり波発生回路は回路の遅延時間によって出力電圧に誤差が生じ、高い周波数でのこぎり波を発生させられない。 本論文では、のこぎり波発生回路内のコンパレータの出力端の寄生容量に、あらかじめ電荷を溜めておくことで、遅延時間による誤差を修正する回路構成を提案する。 この提案回路によってのこぎり波発生回路の遅延時間による誤差を修正できることをシミュレーションにより確認した。 |
| 題名 | A High Efficiency All PMOS Charge Pump Circuit Without Overstress in Low-Voltage CMOS Process |
| 著者 | *Jun Pan, Yasuaki Inoue(Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 541 - 546 |
| Keyword | high efficiency, charge pump, without overstress, low voltage, CMOS |
| Abstract | A high efficiency all PMOS charge pump circuit without overstress is proposed in this paper. The proposed driver circuit can completely switch on and switch off the charge-transfer switches. In addition, the body effect is eliminated due to the proposed two pumping branches architecture. Therefore, its voltage pumping efficiency is much higher than that of the conventional designs. Moreover, the maximum gate-source, gate-drain and drain-source voltages of all transistors in the proposed charge pump circuit do not exceed the power supply voltage Vdd. The proposed charge pump circuit has been realized in a standard CMOS 0.35 um technology. The simulation results demonstrated that the proposed charge pump circuit has very high voltage pumping efficiency without overstress. Therefore, the proposed circuit is suitable for implementation in low-voltage CMOS processes. |
| 題名 | デュアル・デルタ−シグマ変調方式によるシームレス制御昇降圧形コンバータの性能改善検討 |
| 著者 | *小堀 康功, 古谷 哲也, 光野 正志(群馬大学／大学院工学研究科), 小林 春夫(群馬大学／工学部), 清水 敏彦(�螢襯優汽好謄�ノロジ／製造本部) |
| Page | pp. 547 - 550 |
| Keyword | スイッチングコンバータ, 昇降圧形電源, デュアルデルタシグマ変調, フルブリッジ構成 |
| Abstract | 降圧形＋昇圧形電源を必要とする広範囲な入力電圧に対応のスイッチングコンバータにおいて、シームレスに制御方式を切換えて安定に出力電圧を供給できる電源システム。フルブリッジ構成でハイサイド／ローサイドのMOSスイッチを有し、このスイッチ制御にそれぞれ専用のデルタシグマ変調器を設けた構成を提案。シミュレーションにより、低出力リプルと効率を検討した。また実験により、平均的に効率８０％を確認した。 |
| 題名 | デジタル制御電源用 高時間分解能DPWM回路 |
| 著者 | 木村 圭吾, *森 偉文樹, 山田 佳央, 小林 春夫(群馬大学工学部電気電子工学科), 小堀 康功(群馬大学大学院工学研究科 ルネサステクノロジ先端アナログ回路工学講座), 清水 一也, 光野 正志, 傘 昊(群馬大学工学部電気電子工学科) |
| Page | pp. 551 - 556 |
| Keyword | デジタル制御, 電源, PWM, 時間軸アナログ回路 |
| Abstract | 本論文ではデジタル制御電源に用いるための, 高時間分解能デジタルPWM生成回路の新構成を提案する.従来のデジタルPWMはその時間分解能が「ゲート遅延」で決まるが,ここで提案する構成では「２つ以上のゲート遅延の差」であるので, より高時間分解能が実現できる.また回路量が削減され高速で動作する必要がなくなるので低消費電力化できる. さらに拡張ユークリッド互除法をベースにしてそのシステマテックな設計アルゴリズムを開発し最適化設計を可能にした. 提案手法による回路構成と原理, 設計手法を述べる. |
| 題名 | Multi-scale Fragmented Edges Grouping for Monocular Building Extraction |
| 著者 | *Jing Wang(Graduate School of Information, Production and Systems, Waseda University), Makoto Iwata, Hirokazu Koizumi, Hideo Shimazu(System Technology Laboratory, NEC System Technologies, Ltd.), Satoshi Goto, Takeshi Ikenaga(Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 557 - 562 |
| Keyword | multi-scale grouping, fragmented edge grouping, monocular building extraction, aerial image |
| Abstract | Fragmented edges grouping is very important for the performance of the monocular building extraction systems. In this paper, we propose a novel method to robustly group fragmented edges that share the common underlying structure by analyzing their spatial and geometric correlation across multiple scales. Firstly, we propose a new linear edge extractor and utilize it on the image pyramid to obtain edge interpretations with different fragmentation degrees. Secondly, the orientation and location correlation of the linear edge maps at two neighboring scales is utilized to guide the fragmented edges grouping. Such grouping process is performed on the fragmented edges from higher scale to the finest scale and finally better connected linear features with precise locations are output. We also discuss how to adaptively determine the proper largest scale level of the image pyramid according to the correlations of linear features across scales. Experimental results demonstrated the capabilities of the multi-scale method to merge edges fragmented by noise, low contrast or occlusion on the building boundary and also to break connected but distinct edges into different line segments. |
| 題名 | ΔΣ変調を用いた小規模かつ高精度なPLL型内挿器の設計と検討 |
| 著者 | *折野 裕一郎, 黒澤 実(東京工業大学 総合理工学研究科), 片桐 崇(すてきな(有)) |
| Page | pp. 563 - 568 |
| Keyword | ΔΣ変調, エンコーダ内挿, オーバーサンプリング, PLL |
| Abstract | 内挿器は位置センサである正弦波エンコーダのためのセンサ信号処理である。本論文ではPLLに基づくトラッキング型内挿器の信号処理に関して、小規模なハードウェアで高い内挿精度を実現することを目的に、低ビットなオーバーサンプリング型ディジタル信号処理による実現を検討している。ディジタル信号に対するΔΣ変調を利用し、係数乗算を乗算回路無しで行う比例積分型ループフィルタを新たに設計した。さらに、設計した内挿器をソフトウェアによるシミュレーションにより検討し、静止入力ならびに一定速度入力に対して閉ループの分解能以上の検出精度が得られることを確認した。またその動的特性を周波数応答として検討した。 |
| 題名 | ΔΣ変調に基づく1ビット信号処理による状態空間表現ディジタルフィルタ設計法の検討 |
| 著者 | *伊藤 悠二, 道木 慎二, 大熊 繁(名古屋大学大学院工学研究科電子情報システム専攻 大熊研究室) |
| Page | pp. 569 - 574 |
| Keyword | ΔΣ変調, 1ビット信号処理, 状態空間表現 |
| Abstract | 我々は、ハードウェア実装に適した方法としてΔΣ変調に基づく1ビット信号処理システムについて検討している。本稿では、この信号処理システムにおいて、線形ディジタルフィルタの設計法を検討する。設計を行うにあたり、丸め誤差やオーバーフローなどといった有限語長問題とよばれる問題を考慮する必要がある。この有限語長問題を考慮した設計を行うため、本研究では状態空間表現を導入する。状態空間表現上において、有限語長問題を考慮した1ビットフィルタの設計法を提案し、シミュレーションにおいてその有効性を示す。 |
| 題名 | リミットサイクルのないL2感度最小形ディジタルフィルタの合成 |
| 著者 | *八巻 俊輔, 阿部 正英, 川又 政征(東北大学大学院工学研究科電子工学専攻) |
| Page | pp. 575 - 580 |
| Keyword | 状態空間ディジタルフィルタ, リミットサイクル, L2感度最小実現, 可制御性グラミアン, 可観測性グラミアン |
| Abstract | 本論文では，リミットサイクルのないL2感度最小形状態空間ディジタルフィルタの合成法を提案する．状態空間ディジタルフィルタの有限語長実現問題のひとつに，リミットサイクルがある．リミットサイクルとは，再帰形ディジタルフィルタにおいて，零入力時または一定入力時に周期的に現れる発振現象のことである．一般には，リミットサイクルは発生しないことが望まれる．L2感度最小実現は，任意の直交行列による座標変換に対してL2感度最小実現を保つ，という性質をもつ．この性質を利用し，L2感度最小実現に対して適切な直交行列による座標変換を施すことにより，リミットサイクルのないL2感度最小実現が合成できることを示す． |
| 題名 | 状態空間ディジタルフィルタのリミットサイクルと周波数変換との関係について |
| 著者 | *越田 俊介, 阿部 正英, 川又 政征(東北大学大学院 工学研究科 電子工学専攻) |
| Page | pp. 581 - 586 |
| Keyword | 状態空間ディジタルフィルタ, リミットサイクル, 周波数変換, グラミアンを保存する周波数変換 |
| Abstract | 本稿では，ディジタルフィルタの実現において重要な問題であるリミットサイクルが，周波数変換とどのような関係にあるかについて数学的に議論する．この議論において，著者らがこれまでに提案している可制御性・可観測性グラミアンを保存する周波数変換を用いる．その結果として，リミットサイクルを発生しない構造をもつフィルタが与えられたとき，そのフィルタに対して著者らが提案した周波数変換を適用して得られる任意のフィルタもまた，リミットサイクルを発生しないことを証明する．これに対し，従来の周波数変換の記述法は，リミットサイクルを発生しない性質を必ずしも保存するとは限らないことを示す． |
| 題名 | A Unified Theory of the Optimum Approximation of Vector-Signals |
| 著者 | *Yuichi Kida(School of Pharmaceutical Sciences, Ohu University), Takuro Kida(Department of Electrical and Electronics Engineering, Nihon University) |
| Page | pp. 587 - 592 |
| Keyword | Optimum approximation, filter bank, digital signal processing, vector-signals |
| Abstract | For a set of vector-signals such that generalized spectrums have weighted norms smaller than a given positive number, we present extended optimum approximation that minimizes various worst-case measures of approximation error at the same time. This approximation uses shift-variant interpolation functions that have the infinite support. Further, for a set of time-limited signals, we present a proof of the optimality of running-type discrete approximation that minimizes various worst-case measures of error. This approximation uses shift-invariant interpolation functions that have finite supports. Therefore, this approximation can be realized by FIR filter bank. |
| 題名 | Theory of the Optimum Approximation of Time-Limited Signals Based on Fredholm Integral Equation Using Pincherle-Goursat Kernel |
| 著者 | *Yuichi Kida(School of Pharmaceutical Sciences, Ohu University), Takuro Kida(Department of Electrical and Electronics Engineering, Nihon University) |
| Page | pp. 593 - 598 |
| Keyword | Optimum approximation, filter bank, digital signal processing, Pincherle-Goursat kernel |
| Abstract | In the main part of this paper, we present a systematic discussion of the optimum running-type approximation based on Fredholm integral equation using Pincherle-Goursat kernel. We can choose flexible sub-bands, sample points and analysis filters in this approximation. Moreover, this approximation can be realized by FIR filter bank. |
| 題名 | Low Complexity MPEG-4 VideoTtranscoders for Storage and Delivery System in Mobile Networks |
| 著者 | *Hironori Ito, Kazunori Ozawa, Kazuteru Watanabe, Kazuhiro Koyama, Atsushi Murashima(NEC/Mobile IP Network Division) |
| Page | pp. 599 - 602 |
| Keyword | audio recording, multimedia communication, video recording, video phone systems |
| Abstract | This paper proposes low complexity video transcoders for the video storage and delivery system in 3G (the 3rd generation) Circuit Switched (CS) networks, and presents their DSP implementation results. In the storage stage, the I-frame transcoder, which converts the first frame of MPEG-4 video stream to be stored into I-frame, employs a simple method to highly reduce complexity. Timestamp adjustment is proposed in order to solve buffer overflow and lack of audio-visual synchronization problems, which occur in the 3G CS networks, when applying this type of transcoder to the system. In the delivery stage, syntax transcoder is proposed which converts the formats of the streams to deliver several formats of MPEG-4 streams during the same session, by converting. This transcoder achieves no loss of the original video quality. The DSP implementation results show that the complexity of both proposed transocders is a total of 7.2 % in the average load on 720 MHz clock DSP, which is only 55 % of that of the conventional tandem transcoder. They are suitable for multi-channel operation in the storage and delivery system. |
| 題名 | MPEG-2/H.264トランスコーダにおける低演算量動き探索手法 |
| 著者 | *橋本 慶宏(徳島大学大学院 先端技術科学教育部 システム創生工学専攻 電気電子創生工学コース), 宋 天, 島本 隆(徳島大学大学院 ソシオテクノサイエンス研究部 情報ソリューション部門) |
| Page | pp. 603 - 608 |
| Keyword | H.264, MPEG-2, トランスコーダ |
| 題名 | Inter Search Mode Reduction Based Parallel Propagate Partial SAD Architecture for Variable Block Size Motion Estimation in H.264/AVC |
| 著者 | *Yiqing Huang, Zhenyu Liu, Yang Song, Satoshi Goto, Takeshi Ikenaga(Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 609 - 614 |
| Keyword | mode reduction, propagate partial SAD, motion esitmation, VBSME, HDTV |
| Abstract | The newest video coding standard H.264/AVC has a wide range of applications, from QCIF to HDTV. For large frame size video sequences, small inter search modes contribute negligible gain in the video quality. This paper proposes a mode reduction based propagate partial SAD architecture that targets high resolution pictures’coding. With mode decision based on coarse rate-distortion calculation, this approach contributes to the coding performance. Moreover, the proposed architecture performs well when parallelism and high clock speed are considered. Finally, we give out the mode reduction based eight-set propagated partial SAD hardwired integer motion estimation engine for H.264/AVC. Its peak throughput is 720p@30Hz with the 128 × 64 search range and 5 reference frames. Compared with the original parallel SAD tree architecture, 12k gates hardware cost can be saved by our design. |
| 題名 | Motion-Content Based Search Range Prediction in Variable Block Size Motion Estimation |
| 著者 | *ZhenXing Chen, Yang Song, Takeshi Ikenaga, Satoshi Goto(The Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 615 - 618 |
| Keyword | VBSME, search range, motion content, motion vector predictor |
| Abstract | In this paper, one adaptive search range prediction algorithm is proposed for the variable block size motion estimation (VBSME) in H.264/AVC. In the presented algorithm, the search range is dynamically adjusted according to the motion content, which is defined by three motion vector predictions. Experimental results have shown that the proposed method can save up to 50% of computational complexity with competitive image quality in [10]. |
| 題名 | ビットパターン埋込み可能な画像電子透かし法に対する新しい鍵系列の提案 |
| 著者 | *中本 昌由, 藤本 卓(広島大学大学院工学研究科), 土井 章充(広島工業大学情報学部), 雛元 孝夫(広島大学大学院工学研究科) |
| Page | pp. 619 - 624 |
| Keyword | 電子透かし, DWT, ビットパターン, 鍵系列, 著作権保護 |
| 題名 | 位相限定相関法を用いた掌紋認証アルゴリズムとその性能評価 |
| 著者 | *伊藤 康一, 青木 孝文(東北大学), 中島 寛, 小林 孝次(株式会社山武), 樋口 龍雄(東北工業大学) |
| Page | pp. 625 - 630 |
| Keyword | 掌紋認証, 位相限定相関法, バイオメトリクス, 個人認証, セキュリティ |
| Abstract | 手のひらは，手の内側の表面であり，指紋のような隆線のパターンを持っている．このパターンを掌紋と呼ぶ．掌紋は，指紋と比べて領域が大きいことや，隆線以外にも細かいしわや特異点，固有のテクスチャを有していることより，指紋よりも識別性能が高いと言われている．本論文では，位相限定相関法 (Phase-Only Correlation: POC) を用いた掌紋認証アルゴリズムを提案する．位相限定相関法は，画像の位相情報を用いた高精度画像マッチングであり，バイオメトリクス認証においても有効性が実証されている．また，掌紋画像データベースを用いた性能評価実験を通して，提案手法が高性能であることを示す． |
| 題名 | An Efficient Encryption Scheme for H.264 Format Video Streams |
| 著者 | *Jidong Wang, Yibo Fan(Graduate School of Information, Production and Systems, Waseda University), Takeshi Ikenaga(Graduate School of Information, Production and Systems,Waseda University), Satoshi Goto(Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 631 - 636 |
| Keyword | H.264/AVC encryption, 4x4 intra prediction mode, MVD, sub-MB type |
| 題名 | 原画像の統計量によらない可逆情報埋込法 |
| 著者 | *金 弘林(首都大学東京大学院), 藤吉 正明, 貴家 仁志(首都大学東京) |
| Page | pp. 637 - 642 |
| Keyword | ロスレス, アンダーフロー, オーバーフロー, 医用, 電子透かし |
| Abstract | 本稿は，空間領域で画像へ情報を埋める可逆情報埋込法を提案している．可逆情報埋込法は，情報が埋められた画像（ステゴ画像）から情報を抽出するだけでなく，原画像を復元可能な手法である．提案法は，埋込対象画素の近傍画素から得られる統計量に基づいて画像へ情報を埋める．提案法は従来法と異なり，可逆処理によって原画像を前処理するため，原画像の統計量によらず多くの画像へ情報を埋めることが可能となっている．さらに，原画像の統計量に基づき適応的に前処理するため，埋込可能情報量を増加する従来法に対してステゴ画像の画質を向上している．シミュレーションによって，提案法の有効性が示されている． |
| 題名 | Delay Balancing by Min-Cut Algorithm for Reducing the Area of Pipelined Circuits |
| 著者 | *Bakhtiar Affendi Rosdi, 高橋 篤司(Tokyo Institute of Technology) |
| Page | pp. 643 - 648 |
| Keyword | multi-clock cycle paths, clock-scheduling, delay balancing, minimum cut, pipelined circuits |
| Abstract | A new algorithm is proposed to reduce the area of a pipelined circuit using a combination of multi-clock cycle paths, clock scheduling and delay balancing under the condition that the circuit works correctly at target clock-period range. The algorithm analyzes the circuit and determines the path where the intermediate registers can be removed by delay balancing. A min-cut algorithm is used to minimize the number of inserted delay elements during delay balancing. Experiments with a pipelined multiplier verify that the proposed algorithm can reduce the area of a pipelined circuit without degrading performance. |
| 題名 | データパスにおける遅延変動耐性に関する基礎的検討 |
| 著者 | *井上 恵介, 金子 峰雄, 岩垣 剛(北陸先端科学技術大学院大学) |
| Page | pp. 649 - 654 |
| Keyword | 高位合成, 遅延変動, レジスタ割り当て |
| Abstract | 半導体プロセスの微細化に伴い，寄生素子の影響増大， 電圧の微弱化が進み，雑音や遅延ばらつきの問題が 顕在化してきている． 本研究では，遅延ばらつきの下で正しく動作する回路を， 定性的に有限な任意の遅延ばらつきの下で 正しく動作するクロック周期が存在する回路と捉え， 回路のデータパス部における レジスタ転送レベル設計条件を明らかにする． また，これに基づいて遅延ばらつきを考慮した レジスタ割り当て問題を考える． 入力データフローグラフが無閉路有向グラフのとき レジスタ数最小を保証するレジスタ割り当て手法を示す． 最後に，遅延ばらつきの下で正しく動作する 制御部に関する考察を行う． |
| 題名 | 専用演算器と演算のチェイニングのトレードオフを考慮した動作合成手法 |
| 著者 | *貞方 毅(九州大学大学院システム情報科学府), 松永 裕介(九州大学大学院システム情報科学研究院) |
| Page | pp. 655 - 660 |
| Keyword | 動作合成, チェイニング, 専用演算器 |
| Abstract | 動作合成において、互いにデータ依存関係を持つ複数の演算を同一 のコントロールステップで実行する方法は２つある。１つは基本 となる演算器を組み合わせることで実行を可能とする演算のチェイ ニングである。もう１つは専用演算器を用いる方法である。専用演 算器は桁あげ保存加算器を用いるなどの方法で高速かつ小面積に構 成することが可能である。一方、中間の演算結果を得ることが困難 である場合が多く、基本演算器の組み合わせに比べて他の演算との 演算器の共有のしやすさは劣る。つまり、いずれの方法を用いるか の選択には演算器の遅延や面積と、共有のしやすさのトレードオフ 関係が存在する。本論文では、チェイニングと専用演算器の利用を 同時に考慮した、モジュール選択、スケジューリング、アロケーシ ョン問題を定式化し、ベンチマークに適用した結果を示す。 |
| 題名 | (招待)製造・環境ばらつきと製造後性能補償を考慮したタイミング検証に向けて |
| 著者 | *橋本 昌宜(大阪大学) |
| Page | pp. 661 - 666 |
| Keyword | 製造ばらつき, 電源ノイズ, 統計的タイミング解析, 環境ばらつき, 動的性能補償 |
| Abstract | 製造，環境ばらつきによる遅延変動が深刻化したLSI のタイミング検証技術について議論する．製造ばらつき を測定し，モデル化，解析する技術が盛んに研究されて いる一方，電源ノイズは入力ベクトル依存性などの問題 点から検討が不十分である．本稿では，我々が取り組ん でいる製造・環境ばらつきを統一的に取り扱ったタイミン グ検証技術の一例を紹介する．また，今後の研究動向と して，製造後の性能補償を考慮したタイミング解析，歩 留まり予測を取り上げ，研究課題を示す． |
| 題名 | 電源ノイズの空間的相関を考慮した統計的タイミング解析 |
| 著者 | *榎並 孝司, 二宮 進有, 橋本 昌宜(大阪大学 大学院情報科学研究科 情報システム工学専攻) |
| Page | pp. 667 - 672 |
| Keyword | 電源ノイズ, SSTA, 相関, 直交化, 主成分分析 |
| Abstract | 近年、電源ノイズがタイミングに与える影響が大きくなっている。電源ノイズは入力ベクトルにより変化し、 タイミングが最悪となる入力ベクトルを求めるのは非常に困難である。本論文では、統計的に電源ノイズを取り扱った静的遅延解析を提案する。電源ノイズを動的変動情報を保持した無相関な変数に変換し、統計的モデルとして表現する。電源電圧の相関は非常に強いため、直交化手法として主成分分析が有効であることを示す。実験により提案手法の有効性を示し、遅延解析精度と計算時間を議論する。 |
| 題名 | システム設計のためのフレキシビリティの高いシミュレーション環境を用いた信号処理アルゴリズムの実装支援 |
| 著者 | *三好 健文, 杉野 暢彦(東京工業大学総合理工学研究科物理情報システム専攻杉野研究室) |
| Page | pp. 673 - 678 |
| Keyword | シミュレーション環境, システム設計, 信号処理 |
| Abstract | 低消費電力，限られたリソースの上で，効率の良いアプリケーションを実現するためには，ハードウェアとソフトウェアの両方，すなわちシステムアーキテクチャの設計が重要である．このシステムの設計および評価にはシミュレーションが有効であるが，従来より用いられている手法では，その構築にかかるコストが大きく，手軽に様々なデバイスによるシステムを試行することが難しい． 提案するMICSでは，柔軟なシステム構成とサイクルレベルでのシミュレーションにより開発の初期段階から実アプリケーションに近いソフトウェアを動作させることが可能である． 本論文では，このシミュレーションの動作速度についての評価を行い，信号処理プログラムを例にとったシミュレーション結果を示す． |
| 題名 | Cベース設計手法を用いた液晶テレビ用画像処理LSIの開発 |
| 著者 | *山田 晃久, 竹田 信弘, 岡田 和久, 大西 充久, 森下 貴弘, 梶村 晃裕, 前田 真一, 石田 豊, 庄野 将行, 田中 隆吉, 吉田 育弘, 菊地 雄二, 杉野 道幸(シャープ) |
| Page | pp. 679 - 684 |
| Keyword | 高位合成, Bach, Cベース設計, アサーションベース検証 |
| Abstract | 本文では、当社で構築した高位合成手法を中心としたCベース設計フローについて延べ、 > この設計フローを用いたケーススタディとして液晶TV向け画像処理LSIを設計した結果を示し、提案手法の有効性を示す。 |
| 題名 | C言語設計におけるアーキテクチャ最適化手法 |
| 著者 | *神戸 尚志(近畿大学理工学部電気電子工学科), 上甲 憲市, 上津 寛和(近畿大学大学院総合理工学研究科 エレクトロニクス系工学専攻), 山田 晃久(シャープ株式会社 電子デバイス開発本部 先端技術開発研究所) |
| Page | pp. 685 - 690 |
| Keyword | C言語設計, アーキテクチャ, BACHシステム, 粒子追跡, テンプレートマッチング |
| Abstract | 年々、複雑化・多機能化が進むシステムLSI設計では、大規模回路の設計効率化のために、C言語設計が注目されている。C言語設計の特徴の一つは、多様なアーキテクチャを短期間に設計・評価出来る点にある。本文では、C言語を用いた、データアクセス、並列化、モジュール構成の変更、専用演算回路化などによるアーキテクチャ最適化法を提案する。また、本手法をテンプレートマッチング法による粒子追跡技術に適用し、その効果を確認する。 |
| 題名 | 45-65nmノードにおける遅延ばらつき特性の環境温度依存性 |
| 著者 | *中林 太美世(シャープ), 黒川 敦(三洋半導体), 佐藤 高史(東京工業大学), 橋本 昌宜(大阪大学), 増田 弘生(ルネサステクノロジ ) |
| Page | pp. 691 - 696 |
| Keyword | ばらつき, 温度依存性, DFM, 配線遅延 |
| Abstract | 本稿では、ばらつきの温度依存性について議論する。まず素子特性ばらつきとして、MOS電流特性、Cu配線抵抗の相対ばらつきが低温でワースト(最大)となることを示す。さらに、素子ばらつきの回路特性ばらつきへの影響について評価するため、配線遅延ばらつきの温度特性を解析した。無負荷のセル遅延ではトランジスタのばらつきの温度特性効果が支配的であるが、長配線のセル間ドライバ特性では配線抵抗ばらつきが低温において特に顕著になることを示し、この傾向はプロセスが微細になるに従って増大することを明らかにした。即ち、今後のLSI設計において、低温でのばらつきマージンの考察、MOS電流ばらつきだけでなく配線抵抗ばらつきの考慮が必須になってくることを明らかにした。 |
| 題名 | ランダム曲面モデルによる空間相関の表現とLSI設計への応用 |
| 著者 | *大川 眞一, 増田 弘生(ルネサステクノロジ デバイスIP開発部) |
| Page | pp. 697 - 702 |
| Keyword | LSI設計, ばらつき, システム成分, ランダム曲面モデル |
| Abstract | 我々は先の研究においてランダム曲面モデルという新しい概念を提唱した。変数のばらつきの代表がガウス分布であるように、曲面のランダムな変化をランダム曲面モデルで表現する。この扱いは、LSIチップ内ばらつきのランダム成分とシステム成分に相当する。 今まで、システム成分の有効な表現手段が見あたらなかった。距離に依存する相関係数という表現手段はあったが、計算の効率、安定性に問題があった。一定の工夫で効率を上げた例が文献に示されているが、データの不連続な扱いに問題があった。 本提案のランダム曲面モデルは、このような問題点をクリアし、効果的、効率的な解を提供する。LSIのばらつき設計での難題(システム成分考慮)を見事に解決できる。 |
| 題名 | 統計的パス遅延解析のためのMonte Carlo STA実行数評価の一手法 |
| 著者 | *今井 正紀(東京工業大学 大学院総合理工学研究科/半導体理工学研究センター), 佐藤 高史(東京工業大学 統合研究院), 中山 範明(東京工業大学 大学院総合理工学研究科、半導体理工学研究センター), 益 一哉(東京工業大学 統合研究院) |
| Page | pp. 703 - 708 |
| Keyword | STA, SSTA, timing, variation, Monte Carlo |
| Abstract | SoC 等の設計を行う場合にパラメータを統計的に扱うことが重要になってきている. 特に, タイミング設計では遅延がそのパラメータであり, 遅延の統計的最大値最小値に関心がある. そこで本論文では,ある基準で選んだ統計的最大最小遅延値で回路のタイミング解析を行なうことにより, ある確率でタイミング違反がないと判断するのに必要なMonte Carlo STAの実行回数の下限を事前に評価する手法を提案する. 実証のために ISCAS その他のデータに適用し, 提案する評価手法が有効であることを確かめた. |
| 題名 | 統計的STAでのスルー依存性を考慮した遅延ばらつき計算手法の提案 |
| 著者 | *高藤 浩資((株)リコー 電子デバイスカンパニー), 小林 宏行(日本シノプシス(株) 技術本部), 小野 信任((株)ジーダット・イノベーション EDA研究開発部), 増田 弘生((株)ルネサステクノロジ SOC設計統括部), 中島 英斉(NECエレクトロニクス(株) 基板技術開発事業本部), 奥村 隆昌(富士通VLSI(株) テクノロジ開発統括部), 橋本 昌宜(大阪大学 情報科学研究科情報システム工学専攻), 佐藤 高史(東京工業大学 統合研究院ソリューション研究機構) |
| Page | pp. 709 - 714 |
| Keyword | ばらつき, STA, 遅延, スルー |
| Abstract | 統計的STA においてランダム遅延ばらつき解析の精度を向上する計算手法を検討した。計算手法の主要な点は、スルー時間ばらつきを遅延ばらつき解析の要素として取り入れたことである。この提案手法で、遅延ばらつき解析誤差が低減できることを、モンテカルロ解析の検証で明らかにした。 |
| 題名 | (招待)定数ラウンドの適応的分散故障診断手法について |
| 著者 | *藤田 聡(広島大学大学院工学研究科情報工学専攻) |
| Page | pp. 715 - 720 |
| Keyword | PMCモデル, 適応的故障診断, 完全グラフ |
| Abstract | 本稿では、PMCモデルに関する研究の中でも特に、Nakajimaによって提案された適応的な故障診断手法の概説を行う。以下では、適応的なモデルのもとで故障ユニットを正しく特定するために必要なラウンド数の上下限について、これまでにわかっているおもな結果とそこで用いられている基本的なアイデアとをできるだけわかりやすく俯瞰していく。 |
| 題名 | (招待)正則なグラフの適応型故障診断 |
| 著者 | *荒木 徹 (岩手大学工学部情報システム工学科) |
| Page | pp. 721 - 725 |
| Keyword | システムレベル故障診断, PMCモデル, 適応型故障診断, 相互結合網 |
| Abstract | システムレベルの故障診断とは，分散システム内の各ユニットが互いの状態を検査しあうことで，システム内に存在する故障ユニットを自律的に検出する問題である．この問題の基本的なモデルとして，1967年にPreparata,Metze, Chienによって提案されたPMCモデルが知られている．その後，この問題に対する多くの結果が得られている．本論文では，その中から近年注目されている適応型診断について概観する． |
| 題名 | (招待)マルチプロセッサシステムの逐次故障診断について |
| 著者 | *山田 敏規(埼玉大学 大学院理工学研究科 数理電子情報部門) |
| Page | pp. 727 - 732 |
| Keyword | マルチプロセッサシステム, システムレベル故障診断, PMCモデル, 逐次故障診断 |
| Abstract | マルチプロセッサシステムのシステムレベル故障診断のためのグラフ理論的な枠組はPreparataらによって提案され，PMCモデルとして広く知られている．PMCモデルにおける故障診断は，検査結果から全ての故障プロセッサを同定する同時故障診断と少なくとも一つの故障プロセッサを同定する逐次故障診断の二つに分類される．本稿では，逐次故障診断に関してこれまでに知られている結果を，その証明技法とともに紹介する． |
| 題名 | (招待)生命パスウェイのシステム的理解に向けたペトリネット表現と応用 |
| 著者 | *松野 浩嗣 (山口大学大学院理工学研究科) |
| Page | pp. 733 - 738 |
| Keyword | システム生物学, ペトリネット, 生命パスウェイ |
| Abstract | 最近では、ペトリネットは生命パスウェイのモデル化手法として情報科学者だけでなく、生物科学者にも広く受け入れられている。本稿では、ペトリネットによる生命パスウェイ記述の研究を概観し、生命パスウェイをシステムとして理解するためのモデル化とシミュレーションの応用について述べる。さらに、作成したペトリネットによる生命パスウェイを公開するために構築したウェブサイトであるPetri Net Pathwaysについて紹介する。 |
| 題名 | Estimation of Gene Regulation Using Expression Profiles by Gene Disruption and Comprehensive Sequence Analysis on Gene Regulatory Regions |
| 著者 | *平石 邦彦(北陸先端科学技術大学院大学 情報科学研究科), 土居 洋文(セレスター・レキシコ・サイエンシズ(株)) |
| Page | pp. 739 - 744 |
| Keyword | 遺伝子発現, 遺伝子制御ネットワーク |
| Abstract | 遺伝子発現に関する制御ネットワークを推定するための手法を提案する．手法は破壊株による遺伝子発現プロファイルと遺伝子制御領域の網羅的な文字列解析を組み合わせたものであり，３つの独立な情報源である (i) 遺伝子発現プロファイルの相関係数，(ii) 特定の遺伝子を破壊した固体における発現強度の変化，(iii) 遺伝子制御領域における長さ20〜30程度の部分領域（ウインドウ）の類似性，を用いる．特に，(iii)は制御領域に共通のモチーフをもつ遺伝子群を求めることを目的としたものであり，特定の制御因子による直接的制御の証拠となる．手法ではウインドウ類似度を多数の遺伝子間で網羅的に計算する． |
| 題名 | 凸包を用いた戦略型2人ゲームのナッシュ均衡点を求めるアルゴリズム |
| 著者 | 石井 宏幸, *山田 敏規(埼玉大学 大学院理工学研究科 数理電子情報部門) |
| Page | pp. 745 - 750 |
| Keyword | 戦略型2人非協力ゲーム, 双行列ゲーム, ナッシュ均衡点, 凸包, 多項式時間アルゴリズム |
| Abstract | 戦略型N人非協力ゲームのナッシュ均衡点は常に存在することが知られている． しかしながら，N=2のときでさえ， ナッシュ均衡点を多項式時間で求めることは未解決である． 小文では，ユークリッド空間における凸包を求めるアルゴリズム利用した 戦略型2人非協力ゲームのナッシュ均衡点を求めるアルゴリズムを提案する． 提案アルゴリズムの時間計算量は， 一方のプレイヤーの行動の種類が定数であるときには多項式時間である． |
| 題名 | 重み増加パス探索改良によるグラフ最大重みマッチング近似解法の性能強化 |
| 著者 | *西河 恭倫, 高藤 大介, 田岡 智志, 渡邉 敏正(広島大学大学院工学研究科) |
| Page | pp. 751 - 756 |
| Keyword | グラフ最大重みマッチング, 近似解法, 重み増加パス |
| Abstract | グラフ最大重みマッチング問題とは，辺重みを持つグラフG=(V,E)において重み総和最大のマッチングを求める問題である．マッチングMとは，どの辺も互いに端点を共有しない辺集合である．最大重みマッチングの最適解を求める多項式時間解法がいくつか提案されているが，グラフサイズが大きくなると最適解を得るには極端に多くの計算時間を必要とする． そこで，実用性を考慮して高速な近似解法がいくつか提案されている．その中でも重み増加パスを利用した手法は，実験的に近似解法では解精度がよいという結果が得られている． 本稿では，重み増加パス探索を利用した近似解法に着目し，それを改良した手法をいくつか提案し，計算機実験によりその性能を示す． |