| 2006年4月23日(日) | 18:00〜20:00 |
| 2006年4月24日(月) | 8:00〜 |
| 2006年4月25日(火) | 8:00〜 |
| 2006年4月24日(月) [会場: 軽井沢プリンスホテル・西館・国際会議場 浅間] |
| A | Ba | Bd | C | D |
|---|---|---|---|---|
VLSIのノイズ・タイミング解析 |
AD変換回路 |
非線形・適応信号処理 |
設計事例 |
|
回路とシステムの理論 |
RFシステム |
映像信号処理 |
通信と合成手法 |
形式的手法 |
ニューラルネットワーク |
[特別セッション]未来社会を実現するセンサ回路技術1 |
画像処理（復元・強調） |
フロアプラン |
[特別セッション]新世代の計算限界I |
[特別セッション]先端MOSモデルの動向 |
[特別セッション]未来社会を実現するセンサ回路技術2 |
[特別セッション]映像・音響信号処理の将来展望と課題 |
レイアウトアルゴリズム |
[特別セッション]新世代の計算限界II |
[特別セッション]VDEC |
||||
| 奨励賞表彰式 17:30-17:40 [会場: 長野] | ||||
| 特別招待講演: 「「価値」と「信用」を取り扱う情報技術に向けて」 安浦 寛人(九州大学) 17:40-18:40 [会場: 長野] | ||||
| 懇親会 18:40-20:40 [会場: 長野] | ||||
| 2006年4月25日(火) [会場: 軽井沢プリンスホテル・西館・国際会議場 浅間] |
| A | Ba | Bd | C | D |
|---|---|---|---|---|
非線形システムとしてのパワーエレクトニクス |
信号伝送回路 |
フィルタ |
DFM |
ネットワークの信頼性 |
[特別セッション]スイッチング系のダイナミクスとハイブリッド性 |
電源回路 |
基礎・音響信号処理 |
[特別セッション]DFM |
[特別セッション]モデル検査の応用 |
[An/D分科会合同特別セッション]ハイブリッドダイナミカルシステム |
ΔΣAD/DA変換回路 |
画像応用 |
リコンフィギャラブルとキャッシュ最適化 |
|
ニューロダイナミクス |
アナログ要素回路 |
画像認識 |
高位設計 |
グラフアルゴリズム |
| 題名 | Calculating the Effective Capacitance for Interconnect Loads Based on Thevenin Model |
| 著者 | ○Shuai Fang, Zhangcai Huang(Waseda University), Atsushi Kurokawa(Semiconductor Technology Academic Research Center), Yasuaki Inoue(Waseda University) |
| Page | pp. 1 - 4 |
| Keyword | Effective Capacitance, Interconnect Loads, CMOS Gates, Thevenin Model |
| Abstract | Interconnect wires give large influences on circuit delay in very deep submicron designs. Thevenin model and effective capacitance Ceff concept are usually used to calculate the delay of gate with interconnect loads. In the researches before, the condition that the charges transferred to Ceff and RC-pi are not equal was not considered. With the progress of IC process technology, its influence on Static Timing Analysis becomes larger. In this paper, we consider this condition, and propose an new algorithm for calculating the effective capacitance based on Thevenin model. Experimental results show that it is in agreement with the Spice simulation. |
| 題名 | LSI 配線における容量性, 誘導性クロストークノイズの定量的将来予測 |
| 著者 | ○小笠原 泰弘, 橋本 昌宜, 尾上 孝雄(大阪大学大学院情報科学研究科情報システム工学専攻) |
| Page | pp. 5 - 10 |
| Keyword | 容量性クロストークノイズ, 誘導性クロストークノイズ, 配線スケーリング |
| Abstract | 容量性クロストークノイズは従来より配線遅延の変動の要因として知られ, 配線のスケーリングによって今後より深刻になると考えられている. 一方, 先端のプロセスのグローバル配線においては信号周波数の上昇によって誘導性クロストークノイズが重要な問題となりつつある. 本論文では将来のプロセスにおける容量性, 誘導性クロストークノイズの傾向について定量的な予測を行う. ITRS の予測に基づき, プロセスの進化に関する 2 種の予測シナリオを仮定して各種パラメータを設定し, 回路シミュレーションによりノイズ振幅, タイミングへの影響を評価する. |
| 題名 | 電源ノイズ起因クロックジッタの見積り手法の提案 |
| 著者 | 蜂屋 孝太郎, ○大嶋 孝幸, 中島 英斉(NECエレクトロニクス（株）) |
| Page | pp. 11 - 16 |
| Keyword | 電源ノイズ, クロックジッタ |
| Abstract | LSI内部のクロック信号のジッタのうち，電源ノイズによってクロック分配系において生じるジッタを設計初期段階と設計検証段階で見積もる手法を提案する．設計初期段階では，電源系の簡易モデルと論理回路が消費する電源電流とから電源ノイズ波形を見積もり，これをクロックパス遅延の変動に変換する．設計検証段階では、チップ内のレイアウト・データから詳細な電源系のモデルを生成して電源ノイズ解析を行い、各クロックドライバにおける実効static IR-dropを求めてジッタが最大となるパスを１つ選び出し、このパスのみのジッタをSPICEの過渡解析で求める． |
| 題名 | 線形状態空間システムのグラミアンを保存する周波数変換 |
| 著者 | ○越田 俊介 , 阿部 正英, 川又 政征(東北大学大学院 工学研究科 電子工学専攻) |
| Page | pp. 17 - 22 |
| Keyword | 線形連続時間システム, 状態空間表現, 可制御性グラミアン, 可観測性グラミアン, 周波数変換 |
| Abstract | 周波数変換は，線形回路網における個々のインダクタおよびキャパシタを特定のLC回路網で置き換えることにより，別の特性を有するシステムを生成する手法である．著者らはこれまで，線形連続時間システムを対象として，状態空間表現に基づく周波数変換の記述法を導出している．本稿では，この記述法に対して，LC回路網の状態空間表現に関する制約を新たに設けることを考える．そして，この制約に基づいて周波数変換の記述法を修正し，その結果としてシステムの可制御性・可観測性グラミアンが保存されるような新しい周波数変換の記述法を導出する．また，この新しい記述法に基づいて生成されるさまざまなシステムがグラミアンの観点から同一の構造を有する，という興味深い性質を示す． |
| 題名 | A Pseudo-Transient Method Using Compound Elements for Finding DC Operating Points |
| 著者 | ○Hong Yu, Yasuaki Inoue, Yuki Matsuya, Zhangcai Huang(Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 23 - 28 |
| Keyword | pesudo-transient analysis, compound element, DC operating point, nonlinear circuit, oscillation |
| Abstract | In order to overcome the non-convergence of the Newton-Raphson method in circuit simulation, the pseudo-transient algorithm with the novel compound elements is proposed in this paper. Compared with the conventional pseudo-transient algorithms, the proposed algorithm is proved to be efficient and insensitive to oscillation problems. |
| 題名 | SPICEに簡単に実装できる効率的なホモトピー法 |
| 著者 | ○黒木 渉, 山村 清隆(中央大学理工学部電気電子情報通信工学科) |
| Page | pp. 29 - 34 |
| Keyword | 回路シミュレーション, 直流解析, ホモトピー法, SPICE, パス追跡回路 |
| Abstract | 大域的収束性（任意の初期値から必ず解に収束する性質）があり，かつ非常に効率が良い非線形回路の直流解析法として可変利得ニュートンホモトピー法が提案されている．しかし大規模で複雑な回路にも効率良く適用できる“高度な”ホモトピー法を実現しようとする場合，かなりの専門的知識と複雑なプログラミングが必要となるため，非専門家や初心者には敷居の高い方法であった．本稿では，「高度な可変利得ニュートンホモトピー法を」「ホモトピー法の ことをよく知らなくても」「複雑なプログラミングを行うことなく」「容易に」SPICEに実装する方法を提案する． |
| 題名 | Behavioral Macromodeling of Analog LSI Implementation for Automobile Intake System |
| 著者 | ○Zhangcai Huang, Yasuaki Inoue, Quan Zhang, Shuai Fang, Yuehu Zhou(Waseda University) |
| Page | pp. 35 - 38 |
| Keyword | Behavioral Circuit Macromodeling, Analog LSI, Automobile Intake System |
| Abstract | Accurate estimating or measuring intake manifold absolute pressure plays an important role for the effective automobile engine control. In order to achieve the real-time estimation of the absolute pressure, the high accuracy and high speed processing ability are required for the automobile engine control system. Therefore, in this paper, an analog LSI method is discussed for the automobile electronic control. Furthermore, a novel behavioral macromodel is proposed for further analog LSI design. |
| 題名 | A Novel Autoassociation Model based on Entropy Minimization Approach |
| 著者 | ○Masahiro Nakagawa(長岡技術科学大学) |
| Page | pp. 39 - 44 |
| Keyword | Entropy, Association, Neural Network, Memory Model, Retrieval |
| Abstract | In this paper, an entropy based associative memory model will be proposed and applied to memory retrievals with an orthogonal learning model to compare with the conventional autoassociative model. In the present approach, the updating dynamics will be constructed on the basis of the entropy minimization strategy which may be reduced asymptotically to the above-mentioned autocorrelation dynamics as a special case. From numerical results, it will be found that the presently proposed novel approach realizes the larger memory capacity in comparison with the autocorrelation based dynamics such as associatron according to the higher-order correlation involved in the proposed dynamics. |
| 題名 | Analysis of the Number of Stimulation Units in Pulse-Driven Star-Coupled LC Oscillators |
| 著者 | ○Seiichiro Moro, Keisuke Hamamoto(University of Fukui), Tadashi Matsumoto(Fukui University of Technology) |
| Page | pp. 45 - 50 |
| Keyword | star-coupled oscillators, synchronization, phase patterns, pulse train, stimulation units |
| Abstract | The LC oscillators star-coupled by one resistor exhibit N-phase oscillation and we can get (N-1)! stable phase states from the permutation of the phase of each oscillator. Using the relationship between the initial states and the phase patterns, we can use the system as some kinds of the neural networks and the associative memories. In this study, we analyze the scheme of the phase pattern switching and the number of stimulation units needed to derive all the phase patterns in pulse-driven star-coupled LC oscillators. In particular, we claim that we need N-2 stimulation units are needed to derive all the patterns. |
| 題名 | 双方向SOMを用いた風況予測の一手法 |
| 著者 | ○藤松 誠一郎(鳥取環境大学 大学院 環境情報学研究科), 鷲見 育亮(鳥取環境大学 環境情報学部), 植田 拓也(鳥取環境大学 大学院 環境情報学研究科), 小林 飛鳥(鳥取環境大学 環境情報学部), 築谷 隆雄(松江工業高等専門学校), 副井 裕(鳥取大学 工学部) |
| Page | pp. 51 - 56 |
| Keyword | 自己組織化マップ, 風況予測, 風力発電 |
| Abstract | 現在、新エネルギーが注目されている。新エネルギーの一つである風力は、枯渇の心配がなく無尽蔵であり、風力を使った発電は二酸化炭素を排出しないクリーンな発電方法として、日本でも安定した風力が得られる沿岸部を中心に風力発電が盛んに導入されている。鷲見研究室では低風力でも発電可能な家庭用の小型発電機に注目した。風力発電を含むシステムを安定に運用するために風況の予測が必要であると考えている。我々は鷲見研究室では家庭用の小型風力発電機をターゲットにし、狭域のデータを用いて風速の予測を行っている。本研究では、今まで使用していた基本SOMに代わり双方向SOMを使用し風速を予測し、予測率の向上を検討する。 |
| 題名 | (招待)RF用 MOSFET モデル HiSIM2 |
| 著者 | ○江崎 達也(広島大学), ナバロ ドンディー, 貞近 倫夫, 鈴木 学, 竹田 陽一, 三宅 正尭, 蕨野 智之, 水兼 良雄, 町田 顕, 稲垣 亮介, マタウシュ ハンスユルゲン, 三浦 道子(広島大学大学院先端物質科学研究科), 大黒 達也, 飯塚 貴弘, 田口 昌彦, 熊代 成孝, 宮本 俊介(半導体理工学センター) |
| Page | pp. 57 - 62 |
| 題名 | (招待)HiSIMとPSPのベンチマーク結果 |
| 著者 | ○大黒 達也(株式会社東芝 セミコンダクター社 SoC研究開発センター) |
| Page | pp. 63 - 67 |
| 題名 | (招待)遺伝的アルゴリズムを用いたSPICEモデルパラメータの抽出手法の検討 |
| 著者 | ○馬場 俊祐(沖電気工業株式会社), 行方 潤也, 村瀬 大輔, 和田 哲典(半導体先端テクノロジーズ), 伊藤 桂一, 村川 正宏(進化システム総合研究所) |
| Page | pp. 69 - 74 |
| Keyword | BSIM, GA, SPICE, パラメータ, 抽出 |
| Abstract | Bsimモデルパラメータの抽出には、従来LM法が用いられているが、この手法は短時間に解を探査することができる反面、無手順・自動パラメータ抽出が困難であった。一方、パラメータの抽出にGAの適用する場合、多数のパラメータを先見知識無しに抽出できる反面、抽出に多くの時間が必要という欠点を持つ。本報告では、Bsimモデルパラメータの抽出にGAを適用する場合に、実用的な時間で抽出する手法について検討した。 |
| 題名 | タイムデジタイザを用いた非同期サンプリングAD変換器と信号処理 |
| 著者 | ○清水 一也, 元澤 篤史(群馬大学 工学部 電気電子工学科 小林研究室), 小室 貴紀(アジレント・テクノロジー・インターナショナル（株）SOCテスト事業製品開発部 ), 林 海軍(群馬大学 工学部 電気電子工学科 小林研究室), 小林 春夫 (群馬大学 工学部 電気電子工学科 小林研究室 ) |
| Page | pp. 75 - 80 |
| Keyword | AD変換器, タイムデジタイザ, 非同期サンプリング, 同期サンプリング, 非同期離散フーリエ変換 |
| Abstract | この論文では、微細CMOSプロセスでの実現に適したLSIテスタ用のアプリケーションとして、非同期サンプリングAD変換器アーキテクチャを提案する。基準正弦波と入力信号をコンパレータ回路で比較し、その出力波形からタイムデジタイザk回路を用い非同期サンプリングを行う。アナログ最小、デジタルリッチな回路構成にすることにより高速、高精度を実現する方法について検討した。 |
| 題名 | A 15-bit 10-Msample/s Pipelined A/D Converter Based on Incomplete Settling Principle |
| 著者 | ○Shuaiqi Wang(Waseda University), Fule Li(Tsinghua University), Yasuaki Inoue(Waseda University) |
| Page | pp. 81 - 86 |
| Keyword | A/D conversion, pipelined, incomplete settling, low power dissipation |
| Abstract | This paper proposes a 15-bit 10-MS/s pipelined ADC based on the incomplete settling principle. The traditional complete settling stage is improved to the incomplete settling structure through dividing the sampling clock of the traditional stage into two parts for discharging the sampling and feedback capacitors and completing the sampling, respectively. It verifies the correction and validity of optimizing ADCs・conversion speed without increasing power consumption through the incomplete settling. This ADC employs scaling-down scheme to achieve low power dissipation and utilizes full謀ifferential structure, bottom-plate-sampling, and capacitor-sharing techniques as well as bit-by-bit digital self-calibration to increase the ADC痴 linearity and accuracy. It is processed in 0.18・ 1P6M CMOS mixed-mode technology. Simulation results show that 82dB SNDR and 87dB SFDR are obtained at the sampling rate of 10MHz with the input sine frequency of 100KHz and the whole static power dissipation is 21.94mW. |
| 題名 | A Study for the Frequency Analysis of CMOS Analog Multiplier |
| 著者 | ○Quan Zhang, Zhangcai Huang, Yasuaki Inoue(Waseda University) |
| Page | pp. 87 - 91 |
| Keyword | CMOS Multiplier, Bandwidth, pole-zero pair |
| Abstract | The CMOS implementation of four quadrant multipliers is still a challenging topic for achieving a wide frequency bandwidth. In this paper, a design principle is proposed to construct high frequency CMOS four quadrant multipliers based on the AC properties analysis for typical architectures. The experimental results prove that the proposed principle can be a good refer for frequency design of CMOS analog multipliers. |
| 題名 | リコンフィギュラブルRF CMOS無線集積回路技術 |
| 著者 | ○岡田 健一, 川添 大輔, 菅原 弘雄, 益 一哉(東京工業大学 統合研究院) |
| Page | pp. 93 - 98 |
| Keyword | RF CMOS, リコンフィギュラブルRF, LNA, multi-standard |
| Abstract | 本研究では，Si CMOS技術によるマルチスタンダード無線回路の実現に向けて，リコンフィギュラブルRF回路技術を提案する．提案する回路アーキテクチャは，RF回路部とディジタルの制御回路から構成されており，トランジスタや可変受動素子のバイアス電圧を制御することにより，また，回路をブロックごと切り替えることにより，回路機能を動的に再構成する．再構成機能を用いることで，マルチバンド化のみならず，歩留まりの向上や低消費電力化を可能とする．本稿では，LNAの動的性能補償により，最大で80%の消費電力削減を達成した． |
| 題名 | 複数アンテナを用いたパッシブRFIDタグの通信距離増大効果に関する検討 |
| 著者 | ○尾保手 茂樹, 鹿子嶋 憲一(茨城大学工学部メディア通信工学科), 松本 典剛, 荒木 憲司(（株）日立製作所 日立研究所) |
| Page | pp. 99 - 104 |
| Keyword | RFID, アンテナ, 通信距離 |
| Abstract | 本稿では，パッシブRFIDタグのアンテナを電源用と変調用に分ける方式を提案する．電源用アンテナ素子はパッシブRFIDタグ電源端子に接続され，この端子の入力インピーダンスはアンテナの入力インピーダンスの複素共役となっており，固定である．一方，変調用アンテナ素子は，パッシブRFIDタグの変調用端子に接続されおり，この端子の入力インピーダンスをディジタル情報の1及び0に対応して，ショート及びオープンで切り替える． |
| 題名 | (招待)新しいＳｏＣ技術を用いた指紋認証チップ |
| 著者 | ○重松 智志, 森村 浩季, 羽田野 孝裕, 中西 衛, 藤井 孝治, 池田 奈美子, 島村 俊重, 町田 克之, 岡崎 幸夫(ＮＴＴマイクロシステムインテグレーション研究所) |
| Page | pp. 105 - 110 |
| Keyword | 指紋認証, SoC, 指紋センサ, ピクセルアレイ, 画像処理 |
| Abstract | 指紋の読み取りから認証までを行う指紋認証システムのワンチップ化のため、デバイス技術や回路技術からソフトウエア技術までの様々な要素技術を提案し、これら技術の協調によりシステムのワンチップ化を実現する新しいSoC技術と、実現したチップの特徴を活かす指紋認証アプリケーションを紹介する。 |
| 題名 | (招待)バイオ分野における化学発光計測へのワイヤレス光センサの応用 |
| 著者 | ○矢澤 義昭, 渡邊 一希, 大西 忠志, 釜堀 政男(株式会社日立製作所中央研究所), 長谷部 健彦(株式会社日立製作所基礎研究所), 丹波 栄策(株式会社日立超ＬＳＩシステムズ) |
| Page | pp. 111 - 116 |
| Keyword | バイオセンサ, パッシブＲＦ通信, DNA, SNP |
| Abstract | 安価で簡便なバイオ計測システムを実現するキーデバイスとしてパッシブRF通信と光センサ機能を2.5mm角のシリコン基板上にモノリシック集積したセンサチップを開発した。本チップを用いた計測システムによりDNAを計測し、一塩基多型(SNP: Single Nucleotide Polymorphism)の同定に成功した。 |
| 題名 | (招待)手ぶれ検出用２軸ジャイロモジュール |
| 著者 | ○栗原 一夫(ソニー株式会社) |
| Page | pp. 117 - 122 |
| Keyword | ジャイロ, 振動子, 角速度, 圧電膜, MEMS |
| Abstract | センサ部は、MEMSと薄膜技術により小型化を図るとともに、機械的振動をしやすい形状に最適化した。この最適化と新開発ICで従来の1軸ジャイロと同等の感度を保ち、さらに周辺回路をも搭載し本モジュールを実現した。 |
| 題名 | (招待)RF磁気センサによるチップ上高空間分解能EMC計測 |
| 著者 | ○山口 正洋(東北大学大学院工学研究科 ) |
| Page | pp. 123 - 128 |
| 題名 | 進化論的ディジタルフィルタの並列実現のための構成とそのハードウェア実現 |
| 著者 | 阿部 正英, ○中澤 太佑, 川又 政征(東北大学大学院工学研究科電子工学専攻) |
| Page | pp. 129 - 134 |
| Keyword | 適応ディジタルフィルタ, 進化論的ディジタルフィルタ, 進化論的計算手法, 並列処理, FPGA |
| Abstract | 本稿では，進化論的ディジタルフィルタ（evolutionary digital filter: EDF）のアルゴリズムが持つ個体間のデータ依存が少なく，各個体の処理が同一であるという並列性を考慮したハードウェアを実現する．これを考慮したハードウェア実現の検討を行い，これをFPGA上に実装する．また，フィルタリング演算において，複数の積和演算器を用いることで，演算レベルでの並列処理の効果についての検討も行い，これをFPGA 上に実装する．これらの結果，全個体が入力信号1 サンプルを処理するのに必要なクロック数は，72.6クロックとなり，現在まで提案されている手法の1/176.4に削減された. |
| 題名 | 絶対値誤差によるテンソル積展開を用いた非定常信号の分離 |
| 著者 | ○板井 陽俊, 安川 博(愛知県立大学), 内匠 逸(名古屋工業大学), 畑 雅恭(中部大学工学部) |
| Page | pp. 135 - 140 |
| Keyword | 非定常信号, 多変量解析, 信号抽出, テンソル積展開 |
| Abstract | 主成分分析は入力ベクトルの低次元化によりデータが持つ傾向を捉えることができ、様々な分野のデータに適用されているが、主成分分析を時系列解析に適用する場合は着目している成分が定常であることが条件となる。本稿では2次変数関数において主成分分析と等価であるテンソル積展開を拡張し、多変量信号から非定常信号を抽出する手法を提案する。2変数関数を想定した場合、従来のテンソル積展開は入力ベクトルとの差分の自乗誤差が最小となる2つの1変数関数の積を求めるが、本稿では1変数関数の積に直流成分を推定する項を加え、自乗誤差を絶対値誤差にすることにより非定常信号の分離が可能であることを示す。 |
| 題名 | A Refined Filtering Approach to Adaptive Line Enhancement |
| 著者 | ○Yusuke Tsuda(埼玉大学大学院理工学研究科), Tetsuya Shimamura(埼玉大学工学部情報システム工学科) |
| Page | pp. 141 - 146 |
| Keyword | adaptive line enhancer, NLMS algorithm |
| Abstract | We propose a novel filtering technique for an adaptive line enhancer (ALE). The ALE is based on a linear transversal filter and updated by the normalized least mean square (NLMS) algorithm. The proposed filtering technique is to obtain a refined output signal by linear convolution of the updated coefficient vector and the current input vector. Theoretical analysis and computer simulation demonstrate the effectiveness of the RF technique. |
| 題名 | Performance Evaluation of Motion-Compensated Spatio-Temporal Filtering with Spatial DWT |
| 著者 | ○Minoru Hiki, Takuma Ishida, Shogo Muramatsu, Hisakazu Kikuchi(Dept. of Electrical and Electronic Engineering, Niigata University) |
| Page | pp. 147 - 152 |
| Keyword | Motion-compensated temporal filtering, 3-D filter banks, scalability, video coding, suppress PSNR fluctuation |
| Abstract | In this work, a novel hierarchical motion-compensated spatio-temporal filtering (MCSTF) is proposed for scalable video coding. MCSTF is an alternative technique of existing motion-compensated temporal filtering (MCTF), a fundamental component for scalable video coding in next generation. MCSTF is a non-separable sub-sampling version of MCTF and provides interlaced pictures as intermediate video sequence by using a spatio-temporal split process. Furthermore, the 1/3-transform structure, which excludes the lifting update-step, significantly suppresses the PSNR fluctuation which occurs in the existing MCTF technique. Our proposed system has an advantage of suppressing PSNR fluctuation with almost the same average PSNR as that of existing MCTF. Some experimental results with entropy coded scalar quantization show the significance of our proposed technique. |
| 題名 | A Strict Successive Elimination Algorithm for Fast Motion Estimation |
| 著者 | ○Yang Song(Graduate School of IPS, Waseda University), Zhenyu Liu(RISE, Waseda University), Takeshi Ikenaga, Satoshi Goto(Graduate School of IPS, Waseda University) |
| Page | pp. 153 - 157 |
| Keyword | Motion Estimation, SEA, MSEA, Strict SEA |
| Abstract | This paper present a simple and effective method to further reduce the search positions in successive elimination algorithm (SEA). Because the SEA values for most of the best matching search positions are much smaller than the current minimum SAD, we can simply increase the calculated SEA value to increase the elimination ratio without much affecting the coding efficiency. Experiments show that the proposed strict SEA algorithm (SSEA) can eliminate more than 70% of the search positions in SEA algorithm, and the maximum average PSNR and bitrate losses are 0.13dB and 3.33%, respectively. The proposed method also can be used in multilevel SEA (MSEA) and fine granularity SEA (FGSE) algorithms, and the corresponding factors for MSEA and associated experiments data are also given in this paper. |
| 題名 | Loss Free VLSI Oriented Full Computation Reusing Algorithm for H.264 Fractional Motion Estimation |
| 著者 | ○Ming Shao(The Graduate School of Information, Production and systems, Waseda University), Zhenyu Liu(Kitakyushu Foundation for the Advancement of Industry, Science and Technology), Satoshi Goto, Takeshi Ikenaga(The Graduate School of Information, Production and systems, Waseda University) |
| Page | pp. 159 - 164 |
| Keyword | H.264, FME, reusing, VLSI, loss free |
| Abstract | Fractional motion estimation (FME) is an advanced feature adopted in H.264/AVC video compression standard with quarter-pixel accuracy. Although FME could gain up to 5db encoding efficiency, sub-pixel interpolation and SATD computation, as main parts of FME, require a large mount of computation complexity. To reduce the complexity of FME, this paper proposes a full computation reusable VLSI oriented algorithm. Through exploiting the similarity among motion vectors (MVs), temporary computation results can be fully reused by other sub-blocks. Furthermore, since a simple, neat and effective searching method is adopted, the proposed method is very suitable for VLSI implementation. Experiment results shows that up to 50% add operations and 80% external memory access operations are saved without any deterioration in the coding quality. |
| 題名 | 可変ウィンドウステレオマッチングプロセッサのアーキテクチャ |
| 著者 | 宮本 龍介, ○劉 載勲, 筒井 弘, 中村 行宏(京都大学大学院情報学研究科通信情報システム専攻) |
| Page | pp. 165 - 170 |
| Keyword | stereo, processor architecture |
| Abstract | ステレオ視におけ る対応点探索であるステレオマッチングは多くの計算量を要し，特 に，高精度なマッチング手法はより多くの計算量が必要となる．そ のため，組込み分野における利用のために，実時間処理システムや 専用プロセッサの開発が行われているが，高精度マッチングと実時 間処理を両立するシステムは存在しない．本稿では，近年のステレ オマッチングアルゴリズムにおける研究の成果に基づき，高精度か つ高速な手法である可変ウィンドウステレオマッチング手法のリア ルタイム実行を目指したプロセッサアーキテクチャの提案を行い， 処理性能と並列度の関係を示した． |
| 題名 | Image Enhancement by Committee Machine with Symbiotic Evolution |
| 著者 | ○Noriko Otani(Musashi Institute of Technology), Tomoaki Kimura(IBM Japan), Katsumi Nitta(Tokyo Institute of Technology) |
| Page | pp. 171 - 176 |
| Keyword | Symbiotic Evolution, Committee Machine, Image Enhancement |
| Abstract | In this paper, we present a novel approach to learning parameters of a committee machine which is used to enhance the blurred Gaussian noisy images. It is based on symbiotic evolution, which is a kind of Genetic Algorithm, to avoid overlearning and find an optimal solution in various candidates. We experimented in enhancement of various noisy images with various variance. The experimental results show that the proposed method doesn't depend on noise variance or the type of image, and the committee decision machine learned by the proposed method realized the noisy image enhancement superior than former methods. |
| 題名 | Improvement of Iterative Methods for Image Deconvolution Based on Subregion Decomposition and Optimal Local Iterations |
| 著者 | ○Karn Patanukhom, Akinori Nishihara(Tokyo Institute of Technology) |
| Page | pp. 177 - 182 |
| Keyword | Image Deconvolution, Image Restoration, Iterative methods, Subregion |
| Abstract | A technique based on subregion decomposition and optimal local iteration is proposed for iterative image deconvolution methods. The proposed technique improves restoration results of the conventional deconvolution methods by separately restoring each subregion of an image with different numbers of optimal local iteration. In order to decompose the image into subregion, an algorithm based on analysis of blur component is introduced. In addition, to estimate of the optimal local iteration, an error-analysis- based approach is also introduced. Simulation results are presented to demonstrate the promising performance of the proposed techniques. |
| 題名 | 多数決機械を用いたインパルス性雑音の検出法 |
| 著者 | ○大谷 紀子(武蔵工業大学環境情報学部), 木村 誠聡(日本IBM株式会社), 新田 克己(東京工業大学) |
| Page | pp. 183 - 188 |
| Keyword | 多数決機械, 雑音検出 |
| Abstract | 本稿では，インパルス性雑音の新しい検出方法として，処理点と近傍領域との差分を多数決機械に入力することで，処理点にインパルス性雑音が重畳しているか否かを判断する検出方法を提案する．従来方法では，ランダム値インパルス性雑音に対して効果がなかったり，ランダム値インパルス性雑音に対して雑音発生確率に依存したパラメータを設定する必要があるが，提案法では唯一のパラメータで様々な種類の画像を処理することができる．ベンチマークデータに適用した結果，画像の種類や雑音発生確率に依存することなく，固定値およびランダム値インパルス性雑音に対して，従来方法と同等またはそれ以上の性能であることを確認した． |
| 題名 | 多重画像の統合による動きブレを伴わないカラーダイナミックレンジの拡張 |
| 著者 | 宮本 龍介(京都大学大学院情報学研究科通信情報システム専攻), ○原 悠記(京都大学工学部電気電子工学科), 筒井 弘, 中村 行宏(京都大学大学院情報学研究科通信情報システム専攻) |
| Page | pp. 189 - 192 |
| Keyword | multiple exposure, fusion, motion blur |
| Abstract | 車載や監視用途においては，カメラによる撮像時に広いダイナミッ クレンジが要求される．撮像過程におけるダイナミックレンジの拡 張手法の1つに多重露光画像の統合がある．多重露光画像の統合に よってカラーダイナミックレンジを拡張する手法は提案されている が，被写体の動きを考慮し動きブレを除去する手法は提案されてい ない．そこで，本稿では，露光時間制御によって得られた多重画像 を対象物の動きを推定しつつ統合することによって，動きブレのな い広ダイナミックレンジカラー画像を合成する手法を提案する． |
| 題名 | (招待)MPEG オーディオの最新動向と応用 |
| 著者 | ○野村 俊之(NEC メディア情報研究所) |
| Page | pp. 193 - 198 |
| Keyword | MPEG, オーディオ符号化 |
| Abstract | ISO/IEC におけるオーディオ符号化の標準化動向を踏まえ，技術的な展望と課題，研究事例を紹介する． |
| 題名 | (招待)知的情報アクセスを実現するための映像検索に関する研究動向 |
| 著者 | ○長谷山 美紀(北海道大学大学院 情報科学研究科) |
| Page | pp. 199 - 203 |
| Keyword | 画像検索, 映像インデキシング, 情報アクセス |
| Abstract | 情報大航海時代を迎え利用者の知的欲求を満たす情報アクセス技術の開発が急務とされている．本講演では，その主要技術とされる，映像データの検索と分類について現状の研究動向を紹介する． |
| 題名 | 音声認識システムのハードウェア化 |
| 著者 | ○才辻 誠(近畿大学理工学部電気電子工学科), 松野 裕之(近畿大学大学院総合理工学研究科エレクトロニクス系工学専攻), 奥田 真如(近畿大学理工学部電気電子工学科), 山田 晃久(シャープ(株) 電子デバイス開発本部 先端技術開発研究所), 神戸 尚志(近畿大学 理工学部 電気電子工学科) |
| Page | pp. 205 - 210 |
| Keyword | 音声認識のハードウェア化 |
| 題名 | FIFOバッファによる高効率Message-Passingスケジュールを用いたLDPC復号器 |
| 著者 | ○清水 一範, 石川 達之(早稲田大学大学院情報生産システム研究科), 戸川 望(早稲田大学理工学部コンピュータ・ネットワーク工学科), 池永 剛, 後藤 敏(早稲田大学大学院情報生産システム研究科) |
| Page | pp. 211 - 216 |
| Keyword | LDPC符号, Message-Passing Schedule, FPGA, FIFOバッファ |
| Abstract | 本稿では，高効率Message-Passingスケジュールを適用することが可能なLDPC復号器におけるメモリの占有面積を削減するために，(1) 高効率Message-PassingスケジュールをSingle Portメモリで実現する手法，(2) 全てのメモリバンクをFIFOバッファを用いて実現する手法を提案した．提案手法を適用して，FPGA (Virtex xc2v6000)に実装した結果，従来手法と比較して，約30%のメモリ容量が削減でき，LDPC復号器全体における約15%のFPGA SLICE数を削減できることを確認した． |
| 題名 | 多項式近似による倍精度初等関数演算回路の面積-遅延最適化手法 |
| 著者 | ○橋本 浩二, モシニャガワシリー(福岡大学工学部電子情報工学科), 村上 和彰(九州大学システム情報科学研究院情報理学部門) |
| Page | pp. 217 - 222 |
| Keyword | 初等関数, 倍精度計算, 最適化 |
| Abstract | Hardware implementation of IEEE-754 double-precision elementary functions, such as square root, reciprocal, etc, requires search for a tradeoff between the logic gate/wire area and the look-up table area. In this paper, we propose a new technique to reduce both the look-up table size and access latency of IEEE-754 double-precision elementary functions. Simulations show that the optimization reduces the total memory requirements for five elementary functions by 1/50 while almost the same computation delay. The technique is simple yet suitable for the SoC design of arithmetic modules. |
| 題名 | 通信品質を考慮したディジタル無線通信システムの消費エネルギー解析 |
| 著者 | 樽見 幸祐(九州大学大学院システム情報科学府), ○室山 真徳(九州大学システムLSI研究センター), 安浦 寛人(九州大学大学院システム情報科学研究院) |
| Page | pp. 223 - 228 |
| Keyword | 低消費エネルギー, ディジタル無線通信, 通信品質 |
| Abstract | ディジタル無線通信技術を利用したアプリケーションに対する消費エネルギーの削減要求が非常に強い。本稿は、通信品質と消費エネルギーの関係に着目し、ある一定以上の通信品質を確保しつつ消費エネルギーを削減することを目的とする。通信を行うアプリケーションごとに与えられる通信品質を確保しつつ、パケット長・変調方式といった複数のパラメータを同時に最適化し、また、送信信号電力・信号処理演算精度といった回路パラメータ制御を適切に行うことにより低消費エネルギー化を目指す。その準備として、通信品質を考慮したディジタル無線通信システムの消費エネルギーを解析する。 |
| 題名 | 設計再利用の為のプロトコル変換器合成手法 |
| 著者 | ○渡邊 翔太(東京大学大学院 工学系研究科), 瀬戸 謙修(東京大学大規模集積システム設計教育研究センター), 石川 悠司(東京大学 工学部), 小松 聡, 藤田 昌宏(東京大学大規模集積システム設計教育研究センター) |
| Page | pp. 229 - 234 |
| Keyword | SoC, プロトコル変換, インターフェイス合成, IP再利用 |
| Abstract | 実際にSoCの設計で利用されている複雑なプロトコルに対して適用可能なプロトコル変換器の自動合成技術を提案する。提案手法は３つの要素技術：プロトコルモデリング手法、ループエッジの処理、スーパーステートの導入によって構成され、無限に続くプロトコルのトランザクションを扱うことができる。また、各シーケンスを独立に扱い、計算量を削減することができる。これらを用いることにより、既存技術の適用可能範囲を拡大することができる。本論文では、AMBA・OCP間のプロトコル変換器を合成し、提案手法の有効性を示す。 |
| 題名 | 遅延・面積のトレードオフを考慮した加算器用 prefix graphの構成手法について |
| 著者 | ○松永 多苗子(福岡知的クラスター研究所), 松永 裕介(九州大学) |
| Page | pp. 235 - 240 |
| Keyword | 演算器合成, parallel prefix adder |
| Abstract | 加算器の合成においては、まず個別のテクノロジ情報とは独立に概略構造を一 意に決め,それに対して対象としているライブラリのセルにテクノロジマッピ ングを行うという2段階の過程で実現されることが多い。しかし、より品質をあげるためには、概略構造の決定とマッピングとを融合し、詳細な情報を考慮しつつ概略構造を決定することが望ましい。本稿では、より高品質な加算器合成のための一つの枠組みとして、遅延/面積に幅を持たせた複数の概略構造を候補として生成し、それらに対してマッピングを行うことを前提として、面積／遅延のトレードオフを考慮可能な概略構造集合を生成する手法を提案する。Parallel prefix adder を対象として手法を実現し、実験を通して評価／考察を行う。 |
| 題名 | アナログIC設計における木表現を用いた配置手法 |
| 著者 | ○平川 菜津美(東京農工大学大学院 電気電子工学専攻), 藤吉 邦洋(東京農工大学) |
| Page | pp. 241 - 246 |
| Keyword | O-tree, 対称配置制約, アナログICレイアウト |
| Abstract | 高性能アナログICレイアウト設計では、しばしば複数のセル対を軸に対して線対称に配置することが要求される。Balasaらはどんな左下詰め配置も表すことができるO-treeを用いて対称配置制約下での配置手法を提案した。 しかしこの手法では入力されたO-treeの制約を満たさない配置が得られたり、制約を満たしていても最密でない配置が得られる等の欠陥がある。 そこで本稿ではO-treeの制約と対称配置制約は共に線形な式に変換できることを利用し、甲田らによるsequence-pairを用いた手法と同様に制約下で最密な配置を線形計画法を用いて得る手法を提案する。 |
| 題名 | 部屋の隣接関係を含んだ順列とフロアプランの対応 |
| 著者 | ○藤巻 亮, 高橋 俊彦(新潟大学大学院自然科学研究科) |
| Page | pp. 247 - 252 |
| Keyword | フロアプラン, 表現法, 順列, 隣接関係 |
| Abstract | フロアプランとは矩形を水平線分および垂直線分により、幾つかの矩形へ細分したものである。これまでにVLSIレイアウト設計などへの応用から、様々なフロアプランの表現法が提案された。計算機によってフロアプランを取り扱う場合、その表現法はできるだけ簡単であり、扱いやすいことが望まれる。近年の研究により、部屋同士の隣接関係を考慮しない場合には、n部屋のフロアプランをn-順列という簡単な構造で表現できることが示された。本報告は、部屋同士の隣接関係を考慮したフロアプランでも、同じくn-順列によって表現できることを示す。さらに、提案する表現法は非許容表現を持たない、すなわち任意のn-順列がn部屋のフロアプランに対応するという探索アルゴリズムに適した性質を備えている。 |
| 題名 | 折れ曲がりと分岐を許容したバスドリブンフロアプラン設計手法 |
| 著者 | ○平良 洋祐, 藤吉 邦洋(東京農工大学 ) |
| Page | pp. 253 - 258 |
| Keyword | フロアプラン, バス, ビア, sequence-pair |
| 題名 | レジスタの再配置による準同期式回路のクロック周期最小化手法 |
| 著者 | ○小平 行秀, 高橋 篤司(東京工業大学大学院 理工学研究科 集積システム専攻) |
| Page | pp. 259 - 264 |
| Keyword | 準同期方式, レジスタの再配置, リタイミング |
| Abstract | 準同期方式ではクロックタイミングを変更することにより最小クロック周期を下げられる可能性があるが，最小クロック周期の下界を達成できるとは限らない．一方，完全同期方式におけるレジスタの再配置では遅延値を任意の値に分割できるとき，最小クロック周期の下界を達成できるが，遅延値を任意の値に分割できるという条件は現実的ではない．遅延値を分割できないときは，限界最小クロック周期を達成できるとは限らない．そこで本稿では，各遅延素子が一意の遅延値を有しているという条件の下で，遅延素子を分割することなく，準同期方式におけるレジスタの再配置により最小クロック周期の下界を実現する高速な手法を提案する． |
| 題名 | 3次元スライス構造における直方体回転による体積最小化手法 |
| 著者 | ○石原 啓祐, 藤吉 邦洋(東京農工大学大学院 電気電子工学専攻) |
| Page | pp. 265 - 270 |
| Keyword | 直方体パッキング, 体積最小化, 併合操作 |
| 題名 | (招待)VDECのこれまでの10年と今後の展開 |
| 著者 | ○浅田 邦博(東京大学大規模集積システム設計教育研究センター) |
| Page | pp. 271 - 276 |
| Keyword | LSI教育, チップ試作, CADツール, 設計セミナ, VDEC |
| Abstract | VDECが1996年5月に発足して10年が経過した。これまでLSI設計基盤確立のため�）楹陛�設計ツール整備��大学研究教育コストに見合うLSIチップ試作システム構築��セミナー・トレーニング開催、等を行ってきた。また最業界の協力の下、VDECユーザが共通に利用できる設計ライブラリ／IPコアの整備に努め、若手研究者の優れたLSI設計プロジェクトを支援するためのさまざまな仕組みを構築してきた。過去10年間の中で大学は法人化し、取り巻く環境は大きく変わったが、本稿ではVDEC10年の活動を総括し、今後の活動方針について考えを述べたい。 |
| 題名 | 間欠実行ログからのプログラムの実行経路推定手法の提案 |
| 著者 | ○大槻 知史((株)東芝 研究開発センター), 野々垣 直浩((株)東芝セミコンダクター社 SoC研究開発センター), 愛須 英之((株)東芝 研究開発センター) |
| Page | pp. 277 - 282 |
| Keyword | プロファイル, 実行ログ, アルゴリズム |
| Abstract | プログラムの性能チューニングのためのプロファイルツールとして、たとえばunixなどで使用されるgprof等がよく知られている。しかし、従来のプロファイルツールは、コンパイル時に、ソースコードにプローブを挿入する侵襲方式であり、ソースコードが必須である。また、プローブ挿入による擾乱が問題となる。そこで本稿では、従来の侵襲方式とは異なり、実行時の動作を外部から監視することにより実行情報を得る非侵襲方式のプロファイルを提案する。非侵襲方式のプロファイルでは、侵襲方式のプロファイルとは異なり、ソースコード上にログ取得位置を指定できないため、収集した実行ログのデータから、プログラムの実行経路を推定する必要がある。そこで、本稿では、プログラムの実行時の間欠ログからプログラムの実行経路の範囲を推定するアルゴリズムを提案し、その検証結果に関して述べる。 |
| 題名 | A Tableau Construction for Control Synthesis of FSMs |
| 著者 | ○Yoshisato Sakai(Toshiba Corporation) |
| Page | pp. 283 - 288 |
| Keyword | temporal logic, tableau, control synthesis, formal method |
| Abstract | We propose a tableau construction in the form of FSM instead of Kripke structure, and show a method to synthesize controllers for FSMs using the tableaus. This method accepts a formula of ASTL (a kind of temporal logic) as a specification of desired behaviors of the system. The model of a plant (component to be controlled) is given as an FSM, which can be a synchronous circuit. |
| 題名 | インターワークフローのワークフローネットモデルとその健全性について |
| 著者 | ○山口 真悟(山口大学大学院/理工学研究科), 松尾 大(大日本印刷(株)), 葛 崎偉(山口大学/教育学部), 田中 稔(山口大学大学院/理工学研究科) |
| Page | pp. 289 - 294 |
| Keyword | ワークフロー, インターワークフロー, ペトリネット, 健全性, WfMC |
| Abstract | 本稿ではインターワークフローのワークフロー(WF)ネットモデルとその健全性について議論する。まずインターワークフローの標準プロトコルで定められた3種類の連携型のそれぞれに対してWFネットによるモデル化を示す。任意のインターワークフローはそれらを組み合わせることによってモデル化できる。次に、任意のインターワークフローをモデル化したWFネットがどのようなクラスになるかを明らかにする。そして、そのサブクラスごとに、その健全性について議論し、最後にインターワークフローの事例が正常に終了するかどうかを検査する例を示す。 |
| 題名 | (招待)Extended Skip Graph for P2P File Exploration |
| 著者 | ○藤田 聡(広島大学大学院 工学研究科 情報工学専攻) |
| Page | pp. 295 - 300 |
| Keyword | P2P, オーバーレイネットワーク, スキップグラフ |
| Abstract | 本稿では，各ノードの平均次数が定数で，しかも多項対数時間でのクエリのルーティングを可能とするような，P2Pシステムのための新しい構造型オーバーレイネットワークの提案を行う．提案するオーバーレイネットワークは，スキップグラフの拡張であり、スキップグラフで用いられていたノードあたりO(log N)本のショートカットリンクのうち，定数本のみをランダムに選択することで，O(log^2 N)ステップの平均ルーティング時間を実現する． |
| 題名 | (招待)An Experimental Study of the Webgraph |
| 著者 | ○宇野 裕之, 大田 義信, 上道 明生, 馬野 元秀(大阪府立大学 理学系研究科 情報数理科学専攻) |
| Page | pp. 301 - 306 |
| Keyword | link analysis, scale-free network, webgraph, web community, web structure mining |
| Abstract | The link structure of the Web is generally viewed as the webgraph. Web structure mining is a research area that aims to find hidden communities in the Web based on the webgraph, and communities or their cores are supposed to constitute dense subgraphs. Then, structure mining is realized by enumerating those substructures. In this paper, we focus on bicliques, cliques and isolated cliques as such candidate substructures, and attempt to investigate properties of the webgraph and to find useful information from the real web data. As a result, we observed several interesting structural properties of the Web. Furthermore, we discovered that isolated cliques can be quite useful for detecting harmful link farms, while isolated cliques that lie over multiple domains sometimes stand for useful communities, which implies the validity of isolated cliques in web structure mining. |
| 題名 | (招待)The Weakest Failure Detectors for Solving the Stable Leader Election |
| 著者 | ○Hirotaka Ono(Department of Computer Science and Communication Science, Kyushu University), Sung Hoon Park(School of Electrical and Computer Engineering, Chungbuk National University), Masafumi Yamashita(Department of Computer Science and Communication Science, Kyushu University) |
| Page | pp. 307 - 312 |
| Keyword | Weakest Failure Detectors, Stable Leader Election, Consensus, Fault- |
| 題名 | (招待)「価値」と「信用」を取り扱う情報技術に向けて |
| 著者 | ○安浦 寛人(九州大学) |
| Page | pp. 313 - 318 |
| 題名 | 最適状態外におけるDE級増幅器の動作解析 |
| 著者 | 根岸 高弘, ○関屋 大雄, 呂 建明, 谷萩 隆嗣(千葉大学) |
| Page | pp. 319 - 324 |
| Keyword | 回路解析, 増幅器 |
| Abstract | 本論文では, 最適状態外におけるDE級増幅器の動作解析を行う. 様々な設計仕様に対応した DE 級増幅器の動作解析を達成するために, 区分線形で表現された常微分方程式を解くことにより解析を行う. ここで, 従来の研究ではE級動作条件を満たす回路の設計が目的であるため, 各区分の電流および電圧の初期値を接続条件から数値的に導出しているが, 本論文ではそれらを解析的に導出する. 初期値を解析的に導出することにより, DE 級増幅器において重要な意味を持つスイッチ電圧, スイッチ電圧の傾き, 出力電圧および電力変換効率を全て解析的に表現することが可能となる. 導出した解析式を用いて最適状態から動作周波数, 時比率, 入力電圧, 負荷抵抗が変化したときの DE 級増幅器の動作について検討する. また, 回路実験との比較により, 解析結果の妥当性を示す. |
| 題名 | 並列化Buckコンバータのリターンマップによる解析 |
| 著者 | ○石川 裕己, 松岡 祐介, 斎藤 利通(法政大学) |
| Page | pp. 325 - 329 |
| Keyword | パワーコンバータ, 同期, 分岐 |
| Abstract | 並列化DC/DCコンバータについて、リターンマップによる解析法を提案する。本論文では、DC/DCコンバータの一種であるBuckコンバータをモデルとし、WTAに基づく並列化DC/DCコンバータの同期現象や分岐現象を、リターンマップを用いて解析する。 また、簡素な回路を試作し、基本現象を実験的に検証する。 |
| 題名 | バンドパスフィルタを用いたDE級増幅器の設計 |
| 著者 | ○片山 幹, 長谷 宏之, 関屋 大雄, 呂 建明, 谷萩 隆嗣(千葉大学大学院自然科学研究科) |
| Page | pp. 331 - 336 |
| Keyword | DE級増幅器, バンドパスフィルタ |
| Abstract | DE級増幅器 は高動作周波数下において高電力変換効率を達成する増幅器である。しかし, DE級増幅器は共振フィルタを用いているため, 出力電圧が動作周波数の変動やフィルタの素子値のばらつきに鋭敏であるという問題点をもつ. また, 動作周波数変動時にはE級動作条件を満たすことが不可能になる. 本研究では, DE級増幅器の出力フィルタをバンドパスフィルタとしたDE級増幅器を提案する. バンドパスフィルタを用いることで動作周波数変動時の出力電圧の変動を抑制できる. さらに, 動作周波数が低くなった場合は逆並列ダイオードにより零電圧スイッチングを満たすことが可能である. また, 回路実験を行うことにより設計の妥当性を示す. |
| 題名 | (招待)スイッチング系のダイナミクスとハイブリッド性 |
| 著者 | ○引原 隆士(京都大学大学院工学研究科) |
| Page | pp. 337 - 342 |
| Keyword | スイッチ, 切替え, 非線形ダイナミクス, ハイブリッド性 |
| Abstract | 連続な力学に支配された系が，ある条件の成立とともに状態スイッチによって不連続に異なる力学系に遷移するシステム，すなわち連続な力学系と不連続な状態遷移を含む系は，工学システムだけでなく自然界にも広く見られる．スイッチは，情報分野およびパワー分野で回路動作を制御する重要な要素であるが，その動作表現は理想スイッチに留まっている．本論文は，スイッチを含む系のダイナミクスをスイッチの表現と機能から再度検討し，スイッチに伴う系の非線形ダイナミクスのハイブリッド性を議論するものである． |
| 題名 | Durability of Affordable Neural Networks during Back Propagation Learning |
| 著者 | ○上手 洋子, 西尾 芳文(徳島大学), Ruedi Stoop(University / ETH Zurich) |
| Page | pp. 343 - 348 |
| Keyword | durability, feedforward neural network, BP learning |
| Abstract | In this study, we investigate the durability of the affordable neural network when some of the neurons in the hidden layer are damaged, after the learning process. By computer simulations, we confirm that the affordable neural network keeps its efficiency. We conclude that the affordable neurons exert an important influence on durability of the network. |
| 題名 | 自律系積分発火カオス回路のパルス系列出力について |
| 著者 | ○稲垣 智洋, 松岡 祐介, 斎藤 利通, 鳥飼 弘幸(法政大学) |
| Page | pp. 349 - 353 |
| Keyword | スパイキングニューロン, カオス, 分岐 |
| Abstract | 本論文では自律系積分発火カオス回路について考察する。この回路は2ポート電圧制御電流源、2つのキャパシタ、状態に依存したスイッチで構成される。積分発火動作により、多彩なパルス列を出力し、カオスや分岐現象を呈する。 これらの現象を解析するために、標準形の方程式を導入し一次元リターンマップを定義する。 これを用いて、典型的な現象例を調べ、パルス列出力の解析を行う。 |
| 題名 | 同期型事象のあるハイブリッドシステムのフィードバック制御 |
| 著者 | ○土江 慶幸, 潮 俊光(大阪大学大学院基礎工学研究科システム創成専攻社会システム数理領域) |
| Page | pp. 355 - 360 |
| Keyword | ハイブリッドオートマトン, 制御不変, 状態フィードバック |
| Abstract | SilvaとKroghは, 時間に同期する事象を扱うモデルとしてサンプル値制御ハイブリッドオートマトン(SDHA)を提案し, その検証法 について議論している. 本論文では, SDHAの状態フィードバックについて議論する. まず, SDHAモデルのセマンティクスとして, 2つのトラジションシステムを定義する. 次に, それに基づいて 述語の制御不変性に関する必要十分条件を示す. 最後に, 任意の述語に対し必ず最大制御不変部分述語が存在することを示す. |
| 題名 | 区分定数スパイキング回路の複雑な超安定周期解について |
| 著者 | ○松岡 祐介(法政大学院工学研究科電気工学専攻), 斎藤 利通, 鳥飼 弘幸(法政大学) |
| Page | pp. 361 - 364 |
| Keyword | カオス, 分岐, 安定性 |
| Abstract | 簡素な区分定数スパイキング回路について考察する。 同回路は区分定数ベクトル場をもち区分線形な写像によって厳密に 現象を解析することができる。回路は時間制御されるスイッチを含み、 超安定周期解などの多彩な非線形現象や分岐現象が存在する。 この現象に対して我々は精密な数値実験を行った。その結果、複雑な 超安定周期解はパラメータに非常に鋭敏に変化することなどが分かった。 |
| 題名 | IDモデルのバースト発火への拡張とその集積回路化 |
| 著者 | ○末永 晋也, 早川 吉弘, 中島 康治(東北大学電気通信研究所ブレインウェア実験施設/ナノ・スピン実験施設) |
| Page | pp. 365 - 370 |
| Keyword | バースト発火，ニューラルネットワーク, ニューラルネットワーク, 最適化問題 |
| Abstract | Inverse function Delayed(ID)モデルは出力遅延特性が導入された モデルであり，固有のダイナミクスによりニューラルネットワークの性能の向上させることができるモデルである．Hodgkin-HuxleyモデルとIDモデルとの関係に着目し，バースト発火現象の再現を目的にIDモデルの拡張を試みた．また、得たモデルのバースト発火波形を示した．N-Queen問題に適用し，IDモデルにおいて性能が低下するような場合でも，優れた解探索性能を持つことがわかった．このモデルの集積回路化を行った． |
| 題名 | 三角波ベース信号を有するスパイキングニューロンについて |
| 著者 | ○大谷 利光, 紺野 吉男, 斎藤 利通, 鳥飼 弘幸(法政大学) |
| Page | pp. 371 - 375 |
| Keyword | スパイキングニューロン, カオス, 分岐 |
| Abstract | 簡素なニューロンモデルとして知られているスパイキングニューロンに三角波ベース信号を入力したモデルについて考察する。このモデルはベース信号が正弦波のものと比べて解析が非常に簡素であるという特徴がある。 本論文は主に、ベース信号に三角波を用いることで発生する超安定なパルス系列について解析を行った。これは、ベース信号が正弦波のときには発生しない現象である。 |
| 題名 | STDPを導入したパルス形ハードウェアニューロンモデルにおける位相揺らぎに対する検討 |
| 著者 | ○林 祐吾(日本大学理工学研究科電子工学専攻), 佐伯 勝敏, 関根 好文(日本大学理工学部電子情報工学科) |
| Page | pp. 377 - 382 |
| Keyword | STDP, パルス形ハードウェアニューロンモデル, 位相揺らぎ, 位相差 |
| Abstract | 近年，発火タイミングに依存したシナプス可塑性，Spike Timing Dependent synaptic Plasticity(STDP)が発見されている。STDPは発火タイミングの相対関係による学習則であるため，時間的な相関関係を持つ発火パターンの抽出能力が期待できる。本稿は，STDPを導入したパルス形ハードウェアニューロンモデルを用いネットワークを構成し，発火タイミングの位相が揺らいだ状態を生成させ，STDPが持つ揺らぎに埋もれた位相情報の抽出能力の有効性について検討を行った。その結果，STDPが時間的な揺らぎに埋もれた位相情報をシナプスの結合荷重へとデコード可能であることを示唆している。 |
| 題名 | An Effective Large Current and High Speed Laser Diode Driver Circuit Design |
| 著者 | ○Yun Yang, Jia Guo, Yasuaki Inoue(Waseda University) |
| Page | pp. 383 - 386 |
| Keyword | laser diode driver (LDD), large current, high speed, switch position modification (SPM), combination switch mode (CSM) |
| Abstract | This paper describes how to realize the high performance laser diode driver (LDD) circuit design. The new effective driver sends out large current to drive the laser diode device with high speed output signal. The signal integrity (overshoot/undershoot/slew-rate) problems have also been improved by the idea of “Switch Position Modification (SPM)”. In addition, appropriate transistor size selection and circuit combination can further amend the signal waveform. Experimental results show that the proposed LDD circuit of “Combination Switch Mode (CSM)” can send out large current to drive the laser diode device with high performance output signal. |
| 題名 | 出力インピーダンスの調整による高速信号伝送用CMLドライバの低消費電力設計 |
| 著者 | ○久保木 猛, 土谷 亮, 小野寺 秀俊(京都大学情報学研究科通信情報システム専攻) |
| Page | pp. 387 - 392 |
| Keyword | CML, 低電力 |
| Abstract | 本稿では，オンチップ高速信号伝送用CMLドライバの低消費電力化について議論する．従来，伝送線路の駆動回路はインピーダンス整合を前提として設計するのが一般的である．しかし，オンチップでは線路の減衰が大きいため，不整合による反射が発生しても性能に深刻な影響を与えない．提案手法ではこの性質を利用し，出力抵抗を特性インピーダンスよりも高く設計することで，ドライバの低消費電力化を実現する．実験により，帯域の低下 2.9%で，約13%の電力削減が可能であることを確認した． |
| 題名 | オンチップ長距離高速信号伝送の性能予測 |
| 著者 | ○土谷 亮, 小野寺 秀俊(京都大学) |
| Page | pp. 393 - 398 |
| Keyword | CML, 高速信号伝送, 性能予測 |
| Abstract | 本稿では，オンチップ長距離高速信号伝送の性能予測について議論する． チップ内の信号伝送は重要度を増しており， その性能見積り技術はチップの設計において重要である． しかし，信号伝送系の性能はトランジスタの特性，配線の特性の両方を 考慮する必要があり，ある条件が与えられた場合に どの程度の伝送速度を実現できるかは明らかではない． 本稿では，極の位置を用いた CMLドライバの帯域見積りを提案し， 既に提案されている配線の性能予測と合わせて 信号伝送系の性能予測を実現した． 最大伝送速度と配線長の関係について評価を行ない， 解析的な見積りが妥当であることを実験的に確認した． |
| 題名 | 並列接続型スイッチトキャパシタＤＣ−ＤＣ変換回路の一設計 |
| 著者 | ○江口 啓(熊本電波工業高等専門学校／電子工学科), 大田 一郎(熊本電波工業高等専門学校／情報通信工学科) |
| Page | pp. 399 - 404 |
| Keyword | ＤＣ−ＤＣコンバータ, スイッチトキャパシタ回路, 離散時間回路 |
| Abstract | 本論文においては、低電圧・大電流を供給できる降圧形ＤＣ−ＤＣ電圧変換回路をスイッチトキャパシタ技術を用いて設計している。提案回路は、２／３倍の降圧変換を行うコンバ−タブロックをＮ（＝２，３，･･･）個並列に接続することで実現されており、低電圧・大電流を供給できる。提案回路については、理論解析により並列接続数に対する変換効率や出力リプルを明らかにしている。また、回路設計と理論解析の妥当性について、回路シミュレータSPICE によるシミュレーションを介して確認している。回路シミュレーションの結果は、理論解析の結果と同じく、並列接続数を増加した場合には高負荷時において効率が減少するが、リプルを低減できることを示した。 |
| 題名 | サブスレッショルドMOS LSIのためのスイッチトキャパシタ型DC-DCコンバータ |
| 著者 | ○廣瀬 哲也, 浅井 哲也, 雨宮 好仁(北海道大学/大学院情報科学研究科) |
| Page | pp. 405 - 410 |
| Keyword | スイッチトキャパシタ, DC-DCコンバータ, サブスレッショルド |
| Abstract | 消費電力が数μW以下のスマートセンサLSIを実現するために、MOSFETをサブスレッショルド領域で動作させて極低消費電力化を実現することを考える。この場合には、MOS回路をかなり低い電圧で動作させることになる。そのため、外部電源の電圧を効率よく低電圧に下げる必要がある。本研究では、サブスレッショルドMOS LSIに低電力を供給するためのスイッチトキャパシタ型DC-DC降圧コンバータについて述べる。 |
| 題名 | A Sub-1-V Low-Voltage Low-Power Reference With a Back-Gate Connection MOSFET |
| 著者 | ○Jun Pan, Yasuaki Inoue(Graduate School of Information, Production and Systems, Waseda University) |
| Page | pp. 411 - 416 |
| Keyword | reference, back-gate, low-voltage, low-power |
| Abstract | A sub-1-V self-biased low-voltage low-power reference is presented for micropower electronic applications. The proposed circuit has very low temperature dependence by using a back-gate connection MOSFET. An Hspice simulation shows that the reference voltage and total power dissipation are 181 mV and 1.1 uW, respectively. The temperature coefficient of the reference voltage is 33 ppm/C within a temperature range from -40 to 100 C. The supply voltage dependence is -0.36 mV/V (Vdd=0.95~3.3 V), and the supply voltage can be as low as 0.95 V in a standard CMOS 0.35 um technology with threshold voltages of about 0.5 V and -0.65 V for n-channel and p-channel MOSFETs, respectively. |
| 題名 | ミスマッチの影響を低減したミックスモードカスケード型ΔΣDAC |
| 著者 | ○全 真生, 柴田 政範, 常見 卓也, 安田 彰(法政大学) |
| Page | pp. 417 - 422 |
| Keyword | DAC |
| Abstract | 本論文では、ミスマッチシェーピング機能を含めたアナログFIRフィルタを用いたカスケード型ΔΣDACの構成法を提案する。ミスマッチシェーピング機能は少数のスイッチだけによって実現することができ、ミスマッチシェーピング機能のハードウェアサイズを大幅に減少することができる。また、アナログFIRフィルタを用いることで、DACに後置されるローパスフィルタへの要求を緩和することが可能となる。 |
| 題名 | マルチバンドパスΔΣ変調器用DWAアルゴリズムとその応用 |
| 著者 | ○元澤 篤史 , 萩原 広之, 山田 佳央, 小林 春夫, 小室 貴紀, 傘 昊(群馬大学工学部電気電子工学科/小林研究室) |
| Page | pp. 423 - 428 |
| Keyword | ΔΣ変調器, マルチバンド, マルチビット, DWAアルゴリズム, ノイズシェーピング |
| Abstract | この論文ではマルチバンドパスΔΣ変調器のDWA(Data Weighted Averaging)アルゴリズムとその応用の提案を行なう. ΔΣ変調器の 内部ADC/DACのマルチビット化に伴がDACの非線形性が問題と なるが、マルチバンドパス変調器の場合に その影響を抑えるためのDWAアルゴリズムを提案する. またこの提案DWAアルゴリズムの他の様々な変調器への応用を示し、 その有効性を,MATLABシミュレーションで確認した. |
| 題名 | Verilog-Aによるビヘイビアモデリングとシミュレーションを利用したΔΣ変調器のコンカレント設計 |
| 著者 | ○山本 章文(静岡大学大学院理工学研究科), 鈴木 勉(静岡大学電子科学研究科), 浅井 秀樹(静岡大学工学部) |
| Page | pp. 429 - 433 |
| Keyword | Verilog-A, ビヘイビアモデル, ΔΣ変調 |
| Abstract | 本稿では、アナログ/ディジタル混載回路の一つであるΔΣ変調器のコンカレント設計手法を示す。提案手法では、システムをビヘイビアモデルと詳細なモデルによる混載モデルで記述する。一例として、積分器としてスイッチトキャパシタ（SC）を用いる離散時間型の一次ΔΣ変調器の設計を示す。設計手順として、機能ブロックごとにVerilog-Aを用いてビヘイビアモデルを作成する。次に、作成したビヘイビアモデルを用いてオペアンプの仕様を決定する。最後に各機能ブロックをトランジスタレベルで設計し、機能ブロックごとにビヘイビアモデルを回路と置き換えていくことにより一次ΔΣ変調器の設計を行う。 |
| 題名 | 低電圧CMOSコンパンディングログドメイン積分回路の全探索による最適設計法 |
| 著者 | ○秋田 一平(豊橋技術科学大学大学院工学研究科博士後期課程 電子・情報工学専攻), 和田 和千, 田所 嘉昭(豊橋技術科学大学工学部情報工学課程) |
| Page | pp. 435 - 440 |
| Keyword | 低電圧, 積分回路, アナログフィルタ, コンパンディング, ログドメイン |
| Abstract | 低電圧かつ広ダイナミックレンジなアナログ信号処理を実現する一手法として，コンパンディング回路技術がある．本論文では，従来個別に考えられてきた低電圧CMOSコンパンディング積分回路を統一的に取り扱うことで，最適設計の手法を提案する．コンパンディング積分回路の原理で必要となるいくつかの部分回路の実現に自由度があることを指摘し，それらの組合わせで多くの積分回路を構成する．本設計により，全てのコンパンディング積分回路の構成を列挙でき，最適な回路構成が探索可能となる． |
| 題名 | A Highly Linear and Wide Dynamic Range Four-quadrant CMOS Analog Multiplier Using Active Feedback |
| 著者 | ○Zhangcai Huang, Yasuaki Inoue, Quan Zhang, Hong Yu(Waseda University) |
| Page | pp. 441 - 445 |
| Keyword | CMOS Analog Multiplier, Active Feedback |
| Abstract | A new circuit configuration for an CMOS fourquadrant analog multiplier is presented. In this circuit, the active feedback technique is used to obtain high linearity and wide input dynamic range. The experimental results show that the proposed multiplier can offer +-1.8V input dynamic range for a +-2.5V supply voltage, which are much larger than the previous CMOS analog multiplier. |
| 題名 | ラティラル統合C-BiCMOSバッファ駆動のCMOSクロック生成回路 |
| 著者 | ○濱畑 孝(近畿大学大学院生物理工学研究科), 秋濃 俊郎(近畿大学) |
| Page | pp. 447 - 452 |
| Keyword | SOI, 部分空乏層, C-BiCMOS, ラティラルBJT |
| Abstract | SOI基板上の部分空乏型CMOSインバータで、MOSFETとBJTの並列混成 モード動作が提案され、その回路設計と回路シミュレータによる 検証が行われて来た。このインバータを構成する4端子のn{p}チャ ネルMOSFETは、3端子のラティラルnpn{pnp}BJTを内存する。通常の 共有した基板のプルアップ／プルダウンMOSFETを電流源として、 そのドレイン端子からラティラル・デバイスを統合(Unified) C-BiCMOSと呼ぶ【以降UC-BiCMOSと記す】。従来のUC-BiCMOSの 研究では、CMOSインバータのゲート端子と、内存するBJTを 活性化するプルアップ／プルダウンMOSFETのゲート端子の両方を 入力としたが、本研究ではプルアップ／プルダウンMOSFETのゲート 端子のみを入力とする回路方式を提案する。即ち、混成モードの 両MOSFETは「オフ」の状態に固定して、両ラティラルBJTのみが 駆動するバッファ回路となる。更に、リングオシレータの発振 波形を駆動するバッファ回路として応用する。ここでは0.35μmの CMOSプロセスに対する回路シミュレーションを行って、それらの 回路特性を調べる。負荷容量Cout=1.417pFで電源電圧Vdd=1Vの 場合、21段インバータのリングオシレータの波形をUC-BiCMOS バッファに入力する場合は、ファンアウト4の4段CMOSインバータ の場合に比べて、4倍以上高速で、約36%エネルギーが低い。 |
| 題名 | スケーリングを考慮した巡回型ディジタルフィルタの有限語長設計法 |
| 著者 | ○中本 昌由, 雛元 孝夫, 奥 正基, 吉屋 剛(広島大学大学院工学研究科) |
| Page | pp. 453 - 458 |
| Keyword | 巡回型ディジタルフィルタ, スケーリング, 有限語長設計, 分枝限定法, 最適化 |
| Abstract | 本論文では，スケーリング制約下における離散フィルタ係数の設計法を提案する．ここでは，Luらによって提案された繰り返し最適化法によって2次形式の行列とベクトルを求めておき，次いで探索範囲を限定するためにLagrangeの未定乗数法を用いて下解値を評価しつつ離散最適化を行う．次にスケーリング係数を離散値で求めておき，設計仕様（理想周波数応答）にその逆数を乗じて修正することによって，再度フィルタ係数を設計する．設計例では，低域通過・高域通過フィルタを設計し，提案手法の有効性を示す． |
| 題名 | 2次状態空間ディジタルフィルタのスケーリングを考慮したL2感度最小化問題の閉じた形の解法 |
| 著者 | ○八巻 俊輔, 阿部 正英, 川又 政征(東北大学大学院工学研究科電子工学専攻) |
| Page | pp. 459 - 464 |
| Keyword | 状態空間ディジタルフィルタ, L2感度, L2スケーリング制約, 閉じた形の解法 |
| Abstract | 本論文では、2次のディジタルフィルタを対象として、スケーリングを考慮したL2感度最小化問題の閉じた形の解法の導出を目的とす る。この問題は、L2感度最小化問題に内部状態のオーバーフローを抑制する制約条件を組み込んだものである。まず、初期条件を適切に選ぶことによって、制約条件を簡単化する。次に、変換行列に対して適切な変数変換を施すことにより、制約条件つきの最適化問題を制約条件なしの最適化問題に帰着させる。そして、2次のフィルタを対象とすることで、L2感度を閉じた形で表す。その結果、スケーリングを考慮したL2感度最小化問題に対して，逐次的計算を使わない閉じた形の解法が導出される。 |
| 題名 | The Optimum Approximation of a FIR Filter Bank Realizing Simultaneous Minimization of Various Worst-Case Measures of Error |
| 著者 | ○Yuichi Kida(School of Pharmaceutical Sciences, Ohu University), Takuro Kida(Department of EE Eng., Nihon University) |
| Page | pp. 465 - 470 |
| Keyword | digital signal processing, interpolation approximation, filter bank |
| Abstract | We present the optimum approximation of FIR filter bank that minimizes various measures of error of approximation, simultaneously. The presented approximation is quite flexible in choosing band-width of sub-bands, sample points and analysis filters. |
| 題名 | ΔΣ変調とオーバーサンプリングを用いた位置内挿のためのディジタル位相追従ループの検討 |
| 著者 | ○折野 裕一郎, 黒澤 実(東京工業大学 総合理工学研究科), 片桐 崇(すてきな(有)) |
| Page | pp. 471 - 476 |
| Keyword | ΔΣ変調, オーバーサンプリング, 内挿, センサ信号処理 |
| Abstract | レゾルバやインクリメンタルエンコーダ等のセンサではより高精度な位置検出のために内挿という信号処理が必要とされる。内挿を実現するための方法のうち、2相(複素)位相同期ループの原理に基づくアルゴリズムについて、回路規模を抑えることを目的とした新たなシステム構成を検討した。提案手法はΔΣ変調とオーバーサンプリングによる信号処理アーキテクチャに基づいている。本論文では簡単なシステム構成を例示し、そのシステムの性能をシミュレーションで検討した結果を示す。 |
| 題名 | 適応フィルタにおけるΔΣ変調に基づく1ビット信号処理の演算精度の評価 |
| 著者 | ○伊藤 悠二, 村橋 善光, 道木 慎二, 大熊 繁(名古屋大学大学院) |
| Page | pp. 477 - 481 |
| Keyword | ΔΣ変調, 1ビット信号処理, 適応フィルタ |
| Abstract | 筆者らは、ΔΣ変調に基づく1ビット信号処理を用いて数種類のニューラルネットワーク(NN)を実現してきた。その研究成果において、オーバーサンプリングを1024倍として作成した1ビットNNと、それに相当する11ビットの固定小数点NNを比較したところ、前者は想定以上の演算精度を有することが示された。そこで、このパラメータ更新演算における1ビット信号処理の性質を明らかにするため、よりシンプルな1パラメータの適応フィルタにおけるΔΣ変調に基づく1ビット信号処理の演算精度の評価を行う。そして本稿では、マルチビット固定小数点演算と1ビット演算のパラメータ収束値の精度の比較を行い、そのシミュレーション結果を示す。 |
| 題名 | 距離計測によるハウリング除去 |
| 著者 | ○川村 新, 藤本 護, 飯國 洋二(大阪大学) |
| Page | pp. 483 - 488 |
| Keyword | ハウリングキャンセラ, 距離計測, ノッチフィルタ |
| Abstract | 本論文では，スピーカ−マイクロホン間の距離からハウリング周波数を求め，その周波数を除去する，ハウリング除去システムを提案する．提案法では，まず，スピーカ−マイクロホン間の距離を音波により計測し，次に，計測された距離からハウリングとなる周波数の候補を推定する．そして，推定された周波数成分をノッチフィルタにより除去する．提案法によれば，ハウリングをあらかじめ除去しておくため，ハウリングそのものが生じないという特徴がある．また，短時間で計測距離を更新することが可能であるため，マイクロホンが移動した場合にも対応できる．特に，提案法では，従来のハウリングキャンセラで重要となる，フィルタ係数の収束速度を考える必要がないという特長がある．最後に，DSP上にハウリング除去システムを実現し，実環境における提案法の有効性を確認する． |
| 題名 | スパース信号表現による音声からの突発性雑音除去 |
| 著者 | ○中静 真, 下村 直也, 飯國 洋二(大阪大学大学院基礎工学研究科) |
| Page | pp. 489 - 494 |
| Keyword | 音声信号処理, 突発性雑音, Basis Pursuit, Basis Pursuit雑音除去, 信号分離 |
| Abstract | 本報告では，Basis Pursuitを音声信号の突発性雑音除去へ適用している．突発性雑音は，その発生時刻が不規則かつ持続時間が短いことから，雑音スペクトルおよび発生時刻の推定が困難でり，スペクトル減算法等を適用することが困難な雑音である．本報告では，音声信号と突発性雑音の持続時間の違いに着目し，Basis Puruitを用いて異なる2つのフレーム長のDFT基底それぞれへ雑音と音声信号を分離することを提案している．本報告ではBlock Coordinate Relaxation法によるBasis Pursuit雑音除去法により近似的に複素基底群によるBasis Pursuitを実現している．実験では，計算機上で作成した雑音，および残響のある実環境で録音された雑音を用いて雑音除去実験を行い，有効性を確認している． |
| 題名 | モルフォロジーを用いた画像の改ざん検出法 |
| 著者 | ○万 頃涛(首都大学東京大学院), 藤吉 正明, 貴家 仁志(首都大学東京) |
| Page | pp. 495 - 500 |
| Keyword | 改ざん, モルフォロジー, べき等性, 圧縮, 多値画像 |
| Abstract | 本稿は，モルフォロジーを用いた画像の改ざん検出法を提案している．提案法は，オープニング処理のべき等性に着目し，電子透かしを用いずに改ざん，および，その位置の検出が可能となっている．また，JPEGなどの非可逆圧縮耐性も有している．提案法には3つの自由度があり，これらを活用することで，検出能力や圧縮耐性などを制御可能となっている．シミュレーションにより，提案法の有効性が確認されている． |
| 題名 | 空間領域の可逆情報埋込み |
| 著者 | ○金 弘林(首都大学東京大学院), 藤吉 正明, 貴家 仁志(首都大学東京) |
| Page | pp. 501 - 506 |
| Keyword | 可逆型, 非参照型, 量子化型, 有限語長, 透かし |
| Abstract | 本稿では，空間領域において画素値へ情報を埋める非参照型情報埋込法を提案する．提案法は、情報が埋められた画像から情報を抽出できるだけでなく，原画像も復元可能な可逆型情報埋込み法である．情報埋込対象画素とその周辺画素との簡易な統計量を用いることで，パラメタ1つのみで，情報の抽出および原画像の復元が可能となっている．情報を埋めた画素の位置の情報も不要である．シミュレーションにより、埋込可能最大情報量が評価されている． |
| 題名 | 動的ネットモデルにおける捕捉能力の改善に関する検討 |
| 著者 | 古林 佑介(津山工業高等専門学校専攻科), ○薮木 登(津山工業高等専門学校情報工学科), 鷲見 育亮, 松前 進, 福本 善洋(鳥取環境大学情報学部情報システム学科), 副井 裕(鳥取大学工学部電気電子工学科) |
| Page | pp. 507 - 512 |
| Keyword | 動的ネットモデル, アクティブネット, 画像, 領域検出 |
| Abstract | 本稿は、動的ネットモデルの捕捉性能の問題として、入力画像に存在する雑音の影響について検討を行なった結果について述べている。 従来手法においては、入力画像に、ターゲットの他に雑音が存在してしまった場合、ターゲットと雑音の両方を捕捉し、ターゲットのみをそのままでは正しく検出できない場合がある。そこで、我々はネットの格子点に対応する画像の濃度値を変動させる手法を提案する。これにより、雑音の影響を軽減し、雑音を回避することが可能であることを、シミュレーション実験の結果から示すことができた。さらに、入力画像に対して繰り返しパターン画像を加算し、その画像に対して従来手法を適用した。その結果、ターゲット捕捉の状況が変わる可能性があることが示せた。 |
| 題名 | 結託攻撃耐性を有するJPEG 2000の階層性を保持したアクセス制御型暗号化法 |
| 著者 | ○今泉 祥子(新潟県工業技術総合研究所), 藤吉 正明(首都大学東京システムデザイン学部), 阿部 淑人(新潟県工業技術総合研究所), 貴家 仁志(首都大学東京システムデザイン学部) |
| Page | pp. 513 - 518 |
| Keyword | 暗号化, JPEG 2000, アクセス制御, ハッシュ関数, 結託攻撃 |
| Abstract | JPEG 2000 の重要な特長の一つである階層性を保持し，かつ，柔軟なアクセス制御を可能とした暗号化法を提案する．JPEG 2000 符号化画像では，スケーラビリティを利用することにより，画像の有料配信において，課金に応じた質で画像をユーザに配信するアクセス制御が可能となる．提案法では，管理する暗号鍵（マスターキー）が一つであり，ある指定された質の画像再生を許諾されたユーザに対して，マスターキーから従属的に生成された一つの鍵を配送する．また，異なる質を許諾された他のユーザに対してはマスターキーから従属的に決定された他の鍵を配送する．画像の質の指定は，JPEG2000 がもつすべてのスケーラビリティに対応する．さらに，提案法は，結託攻撃に対して耐性を有し，複数のユーザが暗号鍵を共有しても，許諾された画質より高い画質での再生を困難にする． |
| 題名 | 興奮性ディジタル反応拡散システムを用いたボロノイ図生成 |
| 著者 | ○伊藤 康一(東北大学大学院情報科学研究科), 平塚 眞彦(仙台電波工業高等専門学校), 青木 孝文(東北大学大学院情報科学研究科), 樋口 龍雄(東北工業大学工学部) |
| Page | pp. 519 - 524 |
| Keyword | 反応拡散システム, 計算幾何学, ボロノイ図, スケルトン, 興奮性ダイナミクス |
| Abstract | 本論文では，興奮性ディジタル反応拡散システムを用いたボロノイ図生成アルゴリズムを提案する．興奮性反応拡散ダイナミクスにより発生できる興奮波は，「等速で伝搬する」，「他の波と衝突すると消滅する」という性質を持っている．この性質を利用することで，近傍の2点間から当郷里にある線を調べることができる．本論文では，この性質を利用することで，計算幾何学の分野でよく扱われるボロノイ図を生成することができることを示す．また，2次元平面上に配置した点群，幾何的なマップ，手書き文字などを用いた実験により，ボロノイ図やスケルトンを生成できることを示す． |
| 題名 | フレーム同期加算とフィルタリングによる河川水位検出アルゴリズム |
| 著者 | ○齋藤 淳史, 岩橋 政宏(長岡技術科学大学工学部電気系) |
| Page | pp. 525 - 530 |
| Keyword | 画像認識, フィルタ, 河川水位, 防災 |
| Abstract | 近年，集中豪雨の増加により河川災害が多発している．対策としては量水板を用いた水位検出方法が提案されているが，河川内への構造物の設置は河川法により厳しく管理されており好ましくない．そこで本報告では，量水板を設置していない河川の映像のみで水位を検出するアルゴリズムを提案する．まず河川映像に対しフレーム同期加算，微分処理を行い，エッジ画素を検出する．そしてエッジ画素の横方向ヒストグラムを作成，その縦方向積算値を用いて水位検出を行う．微分処理については，時々刻々と変化する映像ごとに最適なフィルタの設計法を提案する．実験の結果，目視水位に対して誤差10%での水位検出が確認された． |
| 題名 | JPEG2000のウェーブレット変換を活用した河川水位検出アルゴリズム |
| 著者 | ○今井 裕二, 岩橋 政宏(長岡技術科学大学工学部電気系) |
| Page | pp. 531 - 534 |
| Keyword | 画像認識, JPEG2000, 河川, 防災 |
| Abstract | 近年、水害が多発しており防災対策として水位計やカメラ映像による河川監視が広く実施されている。従来法より水位計や量水板を設置して水位を計る方法があるが、コストや河川法による河川管理上の問題がある。そこで本報告では、カメラ映像のみから量水板を用いずに流水域を検出するアルゴリズムを提案する。提案法では、河川監視ビデオ映像の符号化伝送を行うことも考慮して、画像圧縮技術であるJPEG2000のウェーブレット変換を活用し流水部と陸部の特徴量から領域判別を行う。また、フレーム同期加算を導入し、流水部と陸部における特徴量の差を大きくすることで判別精度を向上させる。 |
| 題名 | SOMによる道路標識内部領域の抽出処理の検討 |
| 著者 | ○植田 拓也, 鷲見 育亮(鳥取環境大学大学院環境情報学研究科), 薮木 登(津山工業高等専門学校), 松前 進, 福本 善洋(鳥取環境大学環境情報学部), 副井 裕(鳥取大学工学部) |
| Page | pp. 535 - 540 |
| Keyword | 道路標識, 自己組織化マップ, 画像認識 |
| Abstract | 近年，道路交通システムは，インテリジェント化に向けて高度道路交通システム(Intelligent Transport System : ITS)への移行が強く期待されている．ITSのシステムの中で，安全運転の支援といったテーマがある．車両ドライバーは常に走行環境認識と車両の制御を行わなければならない．そこで，見落とされがちな道路標識を機械が自動的に検出，認識するシステムができれば，ドライバーの負担軽減につながる．本論文では，自己組織化マップを用いた輪郭抽出と，標識の内部領域の抽出手法の検討を行っている． |
| 題名 | SoC大規模エンベデッドメモリ高速キャラクタライズ手法 |
| 著者 | ○大村 昌彦, 金本 俊幾, 塚本 美智子, 白田 光利, 中島 隆(ルネサステクノロジ) |
| Page | pp. 541 - 546 |
| Keyword | メモリコンパイラ, キャラクタライズ, LPE |
| Abstract | 近年のSoC設計においては、多種多様なメモリコンパイラを短期間に高精度で生成することが要求されている。我々の提案するメモリ設計環境では、精度を落とさずに高速シミュレーションを行うのに適した階層RCネットリストを生成し、短期間でキャラクタライズを行い、メモリライブラリを生成するためのメモリコンパイラを構築する。本手法は既に90nm級のメモリモジュール開発に適用されており、設計の効率化、ライブラリの高品質化に大きく寄与している。 |
| 題名 | チップ内ばらつきを考慮したFPGA内配線モデルの検討 |
| 著者 | ○杉原 有理, 高務 祐哲, 小林 和淑, 小野寺 秀俊(京都大学大学院情報学研究科通信情報システム専攻) |
| Page | pp. 547 - 552 |
| Keyword | FPGA, Elmore遅延, ばらつき, 配線モデル |
| Abstract | 本稿では、再構成デバイスであるFPGAにおいて、我々の提案する チップ内ばらつきを補償する手法を用いる際の配線経路の変更 によるオーバーヘッドについて考察を行う。本稿で仮定している FPGAのアーキテクチャでは縦方向と横方向の配線でその容量が 異なり、配線経路のとり方により遅延値が変化する。トランジスタ の性能ばらつき幅に対し経路の変更による遅延値の変化が大きけれ ば、ばらつきを利用したFPGAの性能の向上が見込めなくなる。いくつかの 配線経路についてばらつき補償の有効性について検討を行った。 |
| 題名 | 統計的STAの精度検証手法 |
| 著者 | ○小林 宏行(日本シノプシス(株)), 小野 信任(ジーダット・イノベーション), 佐藤 高史(東京工業大学), 岩井 二郎((株)数理システム), 橋本 昌宜(大阪大学) |
| Page | pp. 553 - 558 |
| Keyword | SSTA, モンテカルロ解析 |
| Abstract | 本発表では今後更にクローズアップされると目される統計的設計で、必須となる統計的スタティックタイミング検証(STA)に於いて享受出来る有効性の検証手法を提案する。 従来のコーナーベース解析では、タイミングの収束が困難になってきているが、仮に統計的スタティックタイミング検証を行ったとしてもその有効性に関する体系的な情報がなかった。 特にモンテカルロ解析でのMAX演算の結果と、結果を正規分布と仮定して求めた演算結果との差分が生じ、遅延歩留まり予測で有意性のある誤差が発生する可能性がある。 本発表では統計的スタティックタイミング検証での課題や悲観性を見極めるための検証手法を提案する。MAX演算にて生じる差分を、ある統計制約(３σなど)に基づき導出し、その差分の評価手法を提案する。 |
| 題名 | 電流変動に着目した広範囲な製造・環境ばらつき対応ゲート遅延モデル |
| 著者 | ○新開 健一, 橋本 昌宜(大阪大学 情報科学研究科), 黒川 敦((株) 半導体理工学研究センター), 尾上 孝雄(大阪大学 情報科学研究科) |
| Page | pp. 559 - 564 |
| Keyword | ゲート遅延モデル, 製造ばらつき, 環境ばらつき |
| Abstract | 本稿では広範囲な製造・環境ばらつきに対応したゲート遅延モデルを提案する．提案モデルは電流変動が遅延に与える影響を出力負荷の置換で表現する．低コストなDC解析により構築される電流モデルを用いることで，ばらつきがない場合の遅延計算式やテーブルをそのまま用いて大きなばらつきに対応できる．また，提案モデルは統計的タイミング解析，従来のコーナーベースタイミング解析の両方で使用可能である. 90 nmプロセスを想定した実験結果から，提案モデルによりチャネル長，閾値電圧，電源電圧，温度のばらつきに対してゲート遅延が正確に見積もられることを明らかにした．また，RC負荷，ゆるやかな入力遷移波形にも適用できることを確認した． |
| 題名 | (招待)ばらつきを克服する設計技術 |
| 著者 | ○小野寺 秀俊(京都大学) |
| Page | pp. 565 - 570 |
| Keyword | 製造容易化設計, ばらつき, 統計的遅延解析, DFM |
| Abstract | まず、3世代のプロセスにおけるばらつきを紹介し、微細化に伴いばらつきの統計的性質が大域的な変動から局所的な変動に変わっていることを説明する。次に、トランジスタと配線についてばらつきを再現する方法を説明する。また、これらのばらつきが回路特性に及ぼす影響を検討する。最後に、ばらつきを克服するための設計技術として、統計的遅延解析技術、規則性の導入によるばらつきの制御、プログラマブルアレー構造を用いたばらつきの補償技術について紹介する。 |
| 題名 | セルアレイ型自己再構成デバイスの設計検討のためのシミュレーション環境 |
| 著者 | ○神山 真一(京都大学大学院 情報学研究科 通信情報システム専攻), 泉 知論(立命館大学 理工学部 電子情報デザイン学科), 越智 裕之, 中村 行宏(京都大学大学院 情報学研究科 通信情報システム専攻) |
| Page | pp. 571 - 576 |
| Keyword | デバイス粒度, アーキテクチャ検討, アーキテクチャモデル, 動的評価 |
| Abstract | 自己再構成デバイスの性能は様々なファクタや実行時の予測不能な挙動に左右されるため，アーキテクチャ検討段階で静的に性能評価を行うのは困難である．本稿では，実アプリケーションを用いたシミュレーションベースのアーキテクチャ評価環境を構築した．また提案環境の適用例として，適応的負荷分散処理を用いた評価実験を行い，開発した環境の有用性を示した． |
| 題名 | Simulated Annealing法による動的再構成可能プロセッサのためのタスク分割最適化アルゴリズム |
| 著者 | ○谷口 一徹, 上田 恭子, 坂主 圭史, 武内 良典, 今井 正治(大阪大学 大学院情報科学研究科 情報システム工学専攻) |
| Page | pp. 577 - 582 |
| Keyword | 動的再構成可能プロセッサ, タスク分割, 組合せ最適化問題, Simulated Annealing法 |
| Abstract | 動的再構成可能プロセッサとは, 動作時に回路の構成を瞬時に変更できるプロセッサであり, さまざまな分野への応用が期待されているプロセッサである. あるタスクを動的再構成可能プロセッサで行う場合, まず考慮しなければならないことは, 所望のタスクの回路構成単位への分割である. 本稿では, 動的再構成可能プロセッサモデルを定め, 再構成時に発生するメモリアクセスも考慮したタスク分割最適化アルゴリズムを示す. 評価実験より, 12種類の動的再構成可能プロセッサのアーキテクチャに対し, 最適解と同じ品質の解が非常に短時間で得られることが確認できた. |
| 題名 | アプリケーションプロセッサのデータキャッシュ構成最適化手法 |
| 著者 | ○堀内 一央, 小原 俊逸, 戸川 望, 柳澤 政生, 大附 辰夫(早稲田大学理工学部コンピュータ・ネットワーク工学科) |
| Page | pp. 583 - 588 |
| Keyword | プロセッサコア, キャッシュ, 最適化, 組み込みシステム |
| Abstract | 組み込みシステムにおいて特定のアプリケーションに特化したプロセッサコアが必要となる．特にプロセッサコアのキャッシュに注目したとき，組み込みシステムでは面積制約が厳しいため実行時間制約を満たす中でメモリサイズ最小かつより単純なキャッシュ構成を得ることが強く望まれる．本稿では複数のキャッシュ構成の中からアプリケーションに適した構成を選択するキャッシュ構成最適化システムを提案する．キャッシュ構成最適化システムはキャッシュ構成最適化アルゴリズムとキャッシュ性能評価系から構成される．キャッシュ構成最適化アルゴリズムは複数のキャッシュ型，メモリサイズ，ブロックサイズを最適化しアプリケーションに最適なキャッシュ構成を選択する．キャッシュ性能評価系はキャッシュ構成最適化アルゴリズムにおいてキャッシュ構成を選択するための指標としてメモリアクセス要求，メモリ性能，キャッシュ構成から総メモリアクセス時間を求める．キャッシュ構成最適化アルゴリズムとキャッシュ性能評価系を連動させることで最適なキャッシュ構成を得ることが可能となる．評価実験により提案システムの有効性を確認した． |
| 題名 | Dual-Rail Two-Phase Asynchronous Datapath Synthesis Based on Aggressive Register Sharing Model |
| 著者 | ○Koji Ohashi, Mineo Kaneko(北陸先端科学技術大学院大学) |
| Page | pp. 589 - 594 |
| Keyword | Asynchronous systems, Datapath synthesis, Resource sharing, Dual-rail two-phase style |
| Abstract | This paper discusses a model for resource sharing, especially register sharing, in dual-rail two-phase asynchronous datapath synthesis. We introduce a new type of register which is driven by data to be latched and a control signal. The register latches input data by the state transition of the data itself and the transition of the control signal. By using these registers, multiple data can share a same register aggressively in a dual-rail two-phase asynchronous datapath. The main advantage of our register and register sharing model is to provide (1) datapaths with the reduced number of registers and demultiplexers, while keeping higher-speed, and (2) a larger solution space of resource sharing. |
| 題名 | 信号の状態遷移に基づくハードウエア検証のための状態遷移分割手法 |
| 著者 | ○高野 光司, 大庭 信之, 坂口 佳民(日本アイ・ビー・エム（株）東京基礎研究所) |
| Page | pp. 595 - 600 |
| Keyword | リアルタイム実機検証, プロトタイプ検証 |
| Abstract | システムテストの検証時間を高速化するために、プロトタイピングや実機を用いた検証が用いられているが、信号の可観測性が低いため、テスト時に発生した問題の、発生条件の特定が困難である。プロトタイピングや実機での高速・大量の信号変化を信号遷移の単位で切り分け、トランザクションとして捉え、その発生頻度情報から稀な動作や設計者の想定していない挙動を分析し、ハードウエア検証の効率を向上させる手法が提案されている。しかし、トランザクションを切り出す条件があらかじめ使用者に自明でなければ適用できない。本論文では、測定対象の信号遷移からトランザクションを切るための分離条件を自動的に判別する手法について述べる。 |
| 題名 | マルチファンクション演算器を考慮した演算のチェイニング手法 |
| 著者 | ○貞方 毅(九州大学 大学院システム情報科学府), 松永 裕介(九州大学 大学院システム情報科学研究院) |
| Page | pp. 601 - 606 |
| Keyword | 動作合成, 演算のチェイニング, マルチファンクション演算器 |
| Abstract | 動作合成において従来の演算のチェイニング手法では、 使用する演算器は加算器などの単一の機能を有する演算器 しか用いられていなかった。 本論文では、複数の機能を切り替え可能な マルチファンクション演算器をチェイニングの際に考慮することで、 従来よりもレイテンシが削減可能な手法を提案する。 提案手法は、問題を0/1整数線形計画問題として 定式化することで、資源制約及び動作周波数制約下で レイテンシが最小となる演算器セット及びスケジュールを 求めることを可能とする。 実験では、提案手法が有効であることが確認された。 |
| 題名 | 動作合成における関数呼出しの最適化 |
| 著者 | ○原 祐子, 冨山 宏之, 本田 晋也, 高田 広章(名古屋大学 大学院情報科学研究科) |
| Page | pp. 607 - 612 |
| Keyword | 動作合成, 関数呼出し, 整数計画問題 |
| Abstract | 本論文では、動作合成における関数呼出しの最適化手法を提案する。提案手法は、複数の関数から構成されるプログラムを対象として、インライン展開する関数とインライン展開しない関数の最適な組合せを決定する。また、複数の関数を１つに併合することにより、資源の共有を実現する。本論文では、関数呼出しの最適化手法の概略を説明した後、この最適化問題を整数計画問題として定式化する。最後に、実験により従来手法に対する優位性を示す。 |
| 題名 | Tri-Connectivity Augmentation Problems for Bi-connected Graphs with Upper Bounds on Vertex-Degree Increase |
| 著者 | Takanori Fukuoka, Satoshi Taoka(Graduate School of Engineering, Hiroshima University), ○Toshiya Mashima(Hiroshima International University), Toshimasa Watanabe(Graduate School of Engineering, Hiroshima University) |
| Page | pp. 613 - 618 |
| Keyword | graphs, connectivity augmenation, vertex-connectivity, degree constrains |
| Abstract | The 3-vertex-connectivity augmentation problem of a graph with degree constraints, 3VCA-DC, is defined as follows: ``Given an undirected graph G=(V,E) and an upper bound a(v;G) ∈ Z+ ∪ ∞ on vertex-degree increase for each v\in V, find a smallest set E' of edges such that (V,E ∪ E') has at least three internally-disjoint paths between any pair of vertices in V and such that vertex-degree increase of each v ∈ V by the addition of E' to G is at most a(v;G), where Z+ is the set of nonnegative integers.'' In this paper we show that finding an optimum solution to 3VCA-DC for a bi-connected graph G can be done in O(|V||V|+|E|) time. |
| 題名 | System-Level Diagnosis in the Presence of Intermittent Faults |
| 著者 | Daisuke Kiri, ○Toshinori Yamada(埼玉大学大学院 理工学研究科 数理電子情報部門) |
| Page | pp. 619 - 624 |
| Keyword | System-Level Diagnosis, Intermittent Faults |
| Abstract | Fu and Beigel introduced a graph-theoretical model for a system diagnosis in the presence of intermittent faults, which we call the FB model. This paper gives a necessary and sufficient condition for a digraph to be diagnosable in the FB model, and presents two algorithms for a system diagnosis in the presence of intermittent faults. |
| 題名 | (招待)モデル検査を用いたタグVLANの設定検査 |
| 著者 | ○櫻田 英樹(NTTコミュニケーション科学基礎研究所 人間情報研究部 情報基礎理論研究グループ) |
| Page | pp. 625 - 630 |
| Keyword | ネットワーク, 検査, LAN, モデル検査, 様相論理 |
| Abstract | ネットワーク機器の設定は通常人手によって行われる. このため, 通信の断絶や情報の漏曳などネットワークに深刻な障害をもたらす設定ミスが発生することがある. 本稿ではネットワーク機器, 特にタグVLANを用いるEthernet機器の設定の正しさをモデル検査法を用いて検査する方法を提案する. この方法により, ネットワークに要求される様々な性質を効率的に検査できるようなる. また, 設定に誤りがある場合には, この方法により起こり得る可能性のある障害について調べることができる. これは設定ミスを修正する際に便利である. |
| 題名 | Polynomial-Time Algorithm for Finding a Solution in the Core of a Multicommodity Flow Game |
| 著者 | Kazuhiro Karasawa, ○Toshinori Yamada(埼玉大学大学院 理工学研究科 数理電子情報部門) |
| Page | pp. 631 - 636 |
| Keyword | Multicommodity flow game, Coalitional game, Core, Spider, Complete Graph |
| Abstract | Motivated by the development of an efficient and stable routing scheme for the Internet, Papadimitriou introduced a multicommodity flow game and raised the problem of whether the core of a multicommodity flow game is always nonempty. Markakis and Saberi settled the problem affirmatively. However, thier proof is not constructive, and it is not known how to find a solution in the core of the game, to the best of my knowledge. This paper presents a polynomial-time algorithm for finding a multicommodity flow game if G is a spider or complege graph. |
| 題名 | Performance Comparison of Algorithms for the Dynamic Shortest Path Problem |
| 著者 | Takashi Iguchi, ○Satoshi Taoka, Daisuke Takafuji, Toshimasa Watanabe(Graduate School of Engineering, Hiroshima University) |
| Page | pp. 637 - 642 |
| Keyword | networks, shortest path problems, dynamic algorithms, static algorithms |
| Abstract | A network in an edge-weighted directed graph and an edge operation is an operation that increases or decreases an edge weight. Decreasing an edge weight from an infinite value to a finite one or increasing an edge weight from a finite value to an infinite one, respectively, corresponds to addition or deletion of an edge. The dynamic shortest path problem(DSPP for short) is defined by ``Given any network, with a specified vertices, and any sequence of edge operations, construct a shortest path tree of each network obtained by executing those edge operations one by one in the order of the sequence.'' As an application, fast routing for an interior network using link state protocols, such as OSPF and IS-IS, requires efficiently solving DSPP. Based on experimental results on networks of large size and a lot of edge operations, the paper shows that NST(BF)+ proposed by Narvaez et.al in 2000 is the fastest among 25 existing algorithms that we have tried. Also shown is that dynamic algorithms are faster than repeating a static algorithm in solving DSPP. |