| 2004年4月25日(日) | 18:00〜20:00 |
| 2004年4月26日(月) | 8:00〜 |
| 2004年4月27日(火) | 8:00〜 |
| 2004年4月26日(月) [会場: 軽井沢プリンスホテル・西館・国際会議場 浅間] |
| A | Ba | Bd | C | D |
|---|---|---|---|---|
非線形システム解析 |
アナログ応用 |
実現技術(1) |
信号処理回路・LSI |
ネットワーク |
カオスとニューロ |
アナログ集積回路ブロック |
符号化(1) |
低消費電力設計 |
[特別セッション]アドホックネットワーク |
ニューロデバイスと神経科学(1) |
[チュートリアル]アナログCMOS集積回路の設計〜基礎から応用〜(1) |
画像信号処理(1) |
[特別セッション]リコンフィギャラブル機能LSIとその応用(1) |
離散事象システム |
ニューロデバイスと神経科学(2) |
[チュートリアル]アナログCMOS集積回路の設計〜基礎から応用〜(2) |
音声・音響 |
[特別セッション]リコンフィギャラブル機能LSIとその応用(2) |
[特別セッション]形式的検証(1) |
[特別セッション]形式的検証(2) |
||||
| 奨励賞表彰式 17:30-17:40 [会場: 長野] | ||||
| 特別招待講演: 「ユビキタスネットワークの展望と技術課題」 青山 友紀(東大) 17:40-18:40 [会場: 長野] | ||||
| 懇親会 18:40-20:40 [会場: 長野] | ||||
| 2004年4月27日(火) [会場: 軽井沢プリンスホテル・西館・国際会議場 浅間] |
| A | Ba | Bd | C | D |
|---|---|---|---|---|
アナログ回路最適化 |
AD/DA変換器 |
実現技術(2) |
レイアウト設計 |
|
新機能デバイス |
アナログ信号処理 |
基礎・フィルタ |
コンフィギュラブル・プロセッサ生成技術の現状と今後の展望 |
離散最適化 |
[An/As分科会合同企画] 非線形回路の直流動作点の大域的求解法 |
[Ba/C分科会合同企画]アナログ設計手法 |
符号化(2) |
上流設計 |
グラフ・アルゴリズム |
回路の数値解析(1) |
画像信号処理(2) |
ノイズ設計 |
||
回路の数値解析(2) |
ハードウェア/ソフトウェア・コデザイン |
| 2004年4月26日(月) |
| 題名 | 様々な設計仕様に対応可能なE級発振器の設計 |
| 著者 | ○長谷 宏之, 関屋 大雄, 呂 建明, 谷萩 隆嗣(千葉大学大学院自然科学研究科) |
| pages | pp. 1 - 6 |
| keywords | E級発振器, 設計方法, 自励発振器, 数値計算, E級動作条件 |
| abstract | 本研究ではE級発振器における新しい設計方法を提案する. 本研究の特徴は, 自励振動系の発振器を強制振動系とみなし, そのフィードバック波形をチューニングしている点にある. 提案する設計方法は回路方程式と設計仕様のみを必要とする. 設計値の導出のための他の計算過程は計算機により実行する. その結果, 従来の設計方法では設計出来ない設計仕様においても E級発振器を設計することが可能になる. 二通りの設計仕様で回路実験を行うことにより, 実験結果と 計算結果の良好な一致を確認し, 提案する設計方法の有効性を示す. 一方の実験において測定された電力変換効率は, 動作周波数2.02MHz, 出力電力6.8Wの条件下において90.7\%を実現し, もう一方においては, 動作周波数1.97MHz, 出力電力2.8Wの条件下において89.7\%を実現する. |
| 題名 | 連続な区分線形ベクトル場から生成されるPoincar\'{e}写像の精度保証とその応用 |
| 著者 | ○岡崎 秀晃(湘南工科大学 システムコミュニケーション工学科), 藤田 活秀(宇部工業高等専門学校 機械工学科), 本多 博彦, 中野 秀夫(湘南工科大学 システムコミュニケーション工学科) |
| pages | pp. 7 - 12 |
| keywords | 区間演算, カナール |
| abstract | 非線形問題の本質的な理解に寄与する、連続な区分線形(CPWL)ベクトル場の解析は合成写像の理論を基礎にしており、それぞれの写像は(i) 超越関数から構成され、(ii)それぞれの線形ベクトル場のある境界から出発した解が 最初に境界に戻るまでの時間を含む陰関数で与えられる。一般的にはそのような陰関数の厳密解を求めることはできず、CPWLベクトル場から生成される合成写像から成るPoincar\'{e}写像などを厳密に解析するには非常な困難さが存在する。一方、精度保証付き数値計算が発展し、計算機援用厳密証明などに利用される区間演算が簡単かつ高速に利用できる環境になり始めている。したがって、そのようなPoincar\'{e}写像などを厳密に解析するために、MATLABとINTLAB toolbox~\cite{rump}を利用した区間演算を用いてCPWLベクトル場から成るPoincar\'{e}写像などの精度保証を行う方法を提案し、具体例を通してその手法の有効性について議論する。 |
| 題名 | カオスシステムにおける有限桁演算の影響度の評価について |
| 著者 | ○夛田 光輝, 上島 直樹, 茶谷 芳裕(明治大学大学院理工学研究科), 鎌田 弘之(明治大学理工学部電子通信工学科) |
| pages | pp. 13 - 18 |
| keywords | 疑似カオス, 周期性検出, 有限桁演算, 複数回写像, Lyapunov指数 |
| abstract | 有限桁演算によりカオス写像を実現すると、本来のカオスには存在しない長周期性が発生したり、初期値鋭敏性が劣化したりすることがわかっている。このようなカオスは疑似カオスと呼ばれている。 現有のコンピュータを利用する以上、疑似カオスになる事を避けることは不可能であるが、カオスを利用した秘密通信や多重通信の信頼性を高めるには、実用上問題が発生しない程度に、真のカオスに近い特性を得ることは重要な課題である。そのためにも、まず信号の「疑似カオス度」の特定が望まれるものと考える。 本研究では、Lyapunov指数の計算方法について検討を加え、疑似カオスの度合いを検定する一手法を提案する事を目的とした検討を行う。従来のLyapunov指数計算法では、瞬時的な発散／収束の度合いを用いて計算を進めるため、有限桁演算による影響や、非常に長い周期を発生する要因を考慮することが困難となる。 本研究では、瞬時的な発散／収束ではなく、短期的、中期的あるいは長期的な評価を行う事を目的として、複数回の写像をまとめて評価する方法を提案する。この方法を用いてカオス写像を評価した場合、有限桁演算の影響により周期性が発生したことを評価できてるものと考える。 |
| 題名 | 結合カオス回路にみられる同期現象とインターミッテンシーによる同期崩壊 |
| 著者 | ○上手 洋子, 西尾 芳文(徳島大学) |
| pages | pp. 19 - 23 |
| keywords | インターミッテンシ−・カオス, 結合カオス回路, 同期, マルコフ・チェイン |
| abstract | 本研究では，インターミッテンシー・カオスが発生するカオス回路を 2つ結合したときに見られる複雑な現象について調査を行う． まずはじめに，それぞれのカオス回路が3周期解を生成するときの 同期状態が異なる3つのタイプに分かれることを観測する． 次に，3周期窓付近のインターミッテンシー・カオスを生成するために それぞれのカオス回路のパラメータを変化させる． そうすることによって，3つの同期状態の複雑な現象を 観察することができる． これは，インターミッテンシー・バーストが同期の妨げをし，異なる 同期をバーストが落ち着いたあと後に再発させていると考えられる． このような興味深い複雑な現象を4状態からなる1次元の マルコフ・チェインによってモデリングを行う． また，3周期解の同期とインターミッテンシーによって引き起こされる 複雑な現象を数値実験と回路実験の両方で観察する． |
| 題名 | 状態が量子化されたスパイクニューロンのA/D変換特性 |
| 著者 | ○浜中 洋, 鳥飼 弘幸, 斎藤 利通(法政大学工学部情報電気電子工学科) |
| pages | pp. 25 - 29 |
| keywords | スパイクニューロン, 量子化, グレイ符号, A/D変換 |
| abstract | 量子化スパイクニューロンは様々なスパイク列を発生することが出来る。 本稿では典型的なパラメータ値に着目し、同ニューロンの出力スパイク列がグレイ符号に対応することを明らかにする。 また、同ニューロンのA/D 変換特性を解析する。 |
| 題名 | Statistical Property of Chaos Associative Memory |
| 著者 | ○Masahiro Nakagawa(Nagaoka University of Technology) |
| pages | pp. 31 - 36 |
| keywords | Chaos Neuron, Autoassociation, Neural Network, Invariant Measure, Statisitical Analysis |
| abstract | In this paper, the memory capacity of the autoassociative model is investigated on the basis of the statistical neuronic approach to explore the advantage the present chaos neuron model with the sinusoidal activation function. In practice the Frobenius-Perron equations for a few chaos neurons are solved by means of the Fourier expansion scheme in order to derive the invariant measure. To explore the importance of the symmetry of the invariant measure, i.e. chaos neuron dynamics previously proposed, the simultaneous linear characteristic equation for the expansion coefficients will be numerically evaluated. It is also concluded that the symmetry of the invariant measure, which is found to be different for each chaos neurons, may be closely related to the ability of the chaos neurons applied to the practical applications with the neural networks, e.g. associative memory and learning model etc. |
| 題名 | 歪みを考慮したパターン距離を計算するニューラルネットワーク |
| 著者 | ○水谷 光(湘南工科大学 電気電子メディア工学科) |
| pages | pp. 37 - 40 |
| keywords | 認識処理, ニューラルネットワーク |
| abstract | 一般に認識処理を行なう場合、その前処理はその性能を大きく左右する重要な要素である。これは、あらかじめ入力されたデータと認識するデータが完全に一致せず、歪みやノイズを含むことが原因である。 本発表では、このような問題を解決するため、２個のデータを比較する時、歪みを修正した後にその距離を計算する方法を検討する。本方法は、ニューラルネットワークの技術を用いた実装が可能であり、高速に計算できることが期待できる。 |
| 題名 | (招待)人工視覚野VE1：脳に学んだ集積ロボットビジョン |
| 著者 | ○八木 哲也(大阪大学大学院工学研究科) |
| pages | pp. 41 - 43 |
| keywords | retina, cortex, analog VLSI, FPGA, robot vision |
| abstract | The brain computes sensory information with a quite different algorithm/architecture from the one that current engineering systems are operating with. We are aiming at reconstructing the unique algorithm/architecture with the silicon technology not only to develop novel computer systems but also to disclose computational principles underlying the neuronal network of the brain. On these backgrounds, we have designed an analog VLSI (Very Large Scale Integrated) circuit mimicking the parallel architecture and computations of the primary Visual Cortex. Using the system, we were able to carry out the image processing of natural scenes in real-time under natural illumination. |
| 題名 | (招待)神経科学的知見に基づいた海馬神経回路モデルと記憶機能 |
| 著者 | ○林 初男(九州工業大学 大学院生命体工学研究科), 吉田 基治(九州工業大学 大学院情報工学研究科), 五十嵐 潤(九州工業大学 大学院生命体工学研究科) |
| pages | pp. 45 - 50 |
| keywords | 海馬, 神経回路網モデル, 記憶機能 |
| abstract | 本報告では、まず、CA3神経回路網の局所領域にシータバースト信号を加えると、そこからニューロン活動の放射状伝播が生じることを示す。このとき、CA3神経回路網の反回性興奮結合はスパイクタイミングに依存した可塑的変化（STDP）を起こす。次に、このニューロン活動の放射状伝播を用いて、入力される複数のシータバースト信号の時間的順序関係を学習するニューロンがCA1領野に形成されることを示す。最後に、嗅内皮質−海馬システムにおいて場所情報の順序関係がθリズムの位相にコードされるという神経生理学実験結果を再現する試みを簡単に紹介する。 |
| 題名 | (招待)Inverse Function Delayed ニューロンモデルとその応用 |
| 著者 | ○早川 吉弘(東北大学) |
| pages | pp. 51 - 56 |
| keywords | 逆関数, 遅延, 最適化問題, 負性抵抗, ID |
| abstract | Hopfieldモデルに代表される従来のネットワーク重視のモデルでは、ニューロンの動作は平均発火頻度を表現する為に、アクティブな振動現象などを導入することは出来なかった。 そこで、我々は新しいモデルとしてInverse Function Delayedモデルを提案している。このニューロンモデルはBVPモデルと同様にアクティブな振動現象を示し、かつ、従来のネットワーク重視のモデル同様なシナプス荷重の設定手法が利用できる。この性質を利用した応用として、最適化問題の正解探査において問題とされていた極小値問題を回避可能であり高い性能を得ている。 本発表では、このモデルの性質を中心にその応用例として最適化問題への適用および、集積回路化へ向けた研究内容を発表させていただきます。 |
| 題名 | (招待)海馬で観察される神経振動ネットワーク |
| 著者 | ○夏目 季代久(九州工業大学大学院) |
| pages | pp. 57 - 62 |
| keywords | 神経振動, 海馬スライス, 記憶情報処理, ニューロン, グリア |
| abstract | 脳内には、様々な神経振動が存在し、その一部は脳波として観察される。脳波は振動周波数によって区別され、ラット、マウスなどの動物では、4-12Hzをθ波、12-30Hzをβ波、30Hz以上をγ波と分類されている。脳内器官である海馬は記憶情報処理に関係している部位であるが、また上記神経振動が観測される部位でもある。実際に、海馬スライス標本を用いた電気生理学手法を用いると、上記リズムが観察できる。さらにθ波に関しては記憶学習過程との関係を示唆する結果が得られている。本論文では、脳内振動現象に関する電気生理及び計算機実験による結果を紹介し、神経振動を用いた脳内情報処理過程に関し議論する予定である。 |
| 題名 | 高周波アナログLSIのテスト容易化回路 |
| 著者 | 早坂 直人, 小林 春夫(群馬大学工学部電気電子工学科), ○小室 貴紀(アジレント・テクノロジー・インターナショナル株式会社, 群馬大学大学院工学研究科社会人博士課程), 酒寄 寛 (アジレント・テクノロジー・インターナショナル株式会社) |
| pages | pp. 63 - 68 |
| keywords | LSIテスト, アナログ回路, BIST, サンプラ, 等価時間サンプリング |
| abstract | 近年、携帯電話、無線LAN、Bluetooh 等に用いられている高周波アナログ混載LSIは そのテストが技術的に難しくなってきており、またそのテストのためには高価な LSIテスター、オシロスコープ、スペクトル・アナライザ等を用いる必要があり テスト・コストが問題になってきている。この論文では 高周波アナログLSIの アナログ出力信号ピンの前段（チップ内）に広帯域・高精度サンプラ回路を 設けテスト容易化を図りテストの 技術的困難さとコストの問題を低減することを提案する。 そのサンプラ回路はテスト時に入力信号が繰り返し波形であることを 利用して上位ビットは逐次比較近似ADCでデジタル的に生成し 残りの下位ビットはトラック・ホールド回路でアナログ的に生成する。 このようにすることでアナログ回路への性能要求が緩和されるので 様々な（最短チャネル長の）CMOSプロセス、電源電圧の 被テストLSI内で 比較的容易に 全体として広帯域・高精度サンプラ回路を実現できる。 |
| 題名 | チャージポンプ電源回路の高性能化の検討 |
| 著者 | ○松川 朋広, 傘 昊, 小林 春夫, 吉澤 美香, 黒岩 伸幸(群馬大学工学部電気電子工学科 小林研究室), 名野 隆夫, 鈴木 達也, 女屋 佳隆(三洋電機(株)) |
| pages | pp. 69 - 74 |
| keywords | 電源, DC-DC変換, チャージポンプ, 効率 |
| abstract | 携帯機器に使用するための高効率・低ノイズでコイルを使用いない チャージポンプ電源回路の高性能化に向けて次のことを行ったので報告する。 (i)先に提案したブートストラップ・ゲート転送スイッチを用いたチャージポンプ回路構成を1.2$\mu$m CMOSプロセスで試作し、そのチップの測定評価を行った。 (ii)負荷電流の変動に応じてクロック周波数制御することで昇圧型チャージポンプ回路を高効率化する方式を提案し、そのクロック周波数制御回路の構成を検討した。 |
| 題名 | 誤差電流打ち消し法を用いた低歪み OTA |
| 著者 | ○池田 俊介(東海大学工学部電子工学科), 渡部 亮(東海大学工学研究科電子工学専攻), 高窪 統(中央大学 理工学部 電気電子情報通信工学科), 高窪 かをり(明治大学) |
| pages | pp. 75 - 80 |
| keywords | OTA, 移動度の減少, 低電源電圧 |
| abstract | In this paper, we propose a low distortion OTA. First the dependence of the mobility reduction and VGS about MOSFET’s to work in the non-saturation area is examined. Next, MOSFET’s having the Error Current Cancellation Technique using complementary input voltage in the two same channel-ratio is proposed. The characteristics of the proposed OTA have been confirmed by SPICE simulation. |
| 題名 | 同一チャネルMOSFETのみで電圧-電流変換を実現したrail-to-rail OTAの構成法 |
| 著者 | 河合 慶悟, ○高井 伸和(東京工芸大学) |
| pages | pp. 81 - 86 |
| keywords | rail-to-rail, 電圧・電流変換, CMOSFET |
| abstract | In this paper, rail-to-rail OTA utilizing voltage-current conversion circuit which composed of single channel MOSFETs is proposed. The proposed conversion circuit is realized with two circuit blocks. One of them consists of MOSFET in triode region and the other a pair of MOSFETs in saturation region and cut off region. Combination each part of operating region of the circuit blocks achieves rail-to-rail operation of voltage-current conversion. Rail-to-rail OTA is proposed using the proposed conversion circuit. HSPICE simulations are performed to verify the validity of the proposed rail-to-rail OTA and simulation results indicate good performance. As an application example, 2nd-order LPF is realized using the proposed OTAs. |
| 題名 | Linear CMOS Four-Quadrant Analog Multiplier Based on Low Distortion Voltage-to-Current Convertor |
| 著者 | ○Masakazu Mizokami(Chuo University), Kawori Takakubo(Meiji University), Hajime Takakubo(Chuo University) |
| pages | pp. 87 - 92 |
| keywords | four-quadrant analog multiplier, channel length modulation effect, voltage-to-current convertor, current follower |
| abstract | In this paper, a linear CMOS four-quadrant analog multiplier operating under low voltage for short channel devices is proposed , which is consisting of a linear voltage-to-current convertor and a differential input current follower. A linear voltage-to-current convertor with short channel MOSFETs is proposed. All MOSFETs in the linear voltage-to-current convertor have same drain-source voltage in order to eliminate a channel length modulation effect. The characteristic of proposed circuit is confirmed by HSPICE simulation. |
| 題名 | (招待)MOSアナログ集積回路入門〜トランジスタからフィルタまで〜 |
| 著者 | ○高木 茂孝(東京工業大学) |
| pages | pp. 93 - 100 |
| keywords | MOSアナログ集積回路, MOSトランジスタ, MOS演算増幅器, スイッチトキャパシタフィルタ |
| abstract | アナログ回路とディジタル回路を同時に集積化したアナログ・ディジタル混載集積回路は， アナログ回路の高速性とディジタル回路の柔軟さを併せ持つシステムLSIとして近年注目を集めている． アナログ・ディジタル混載集積回路の設計において，時間的制約となっているのは， 回路規模の大きいディジタル回路部分ではなく，回路規模の小さなアナログ回路である． 本稿では，以上の背景から，バイポーラトランジスタによる電子回路を既に学び， これからMOSアナログ集積回路を学ぼうとしている人を対象として，MOSトランジスタの特性から MOSトランジスタを用いたフィルタの構成までについて概説している．特に，CMOS集積回路の特長である， 特性の優れたスイッチや高い線形性を有する容量の実現の容易さを活かしたスイッチトキャパシタフィルタの 構成について概略を述べている． |
| 題名 | (招待)デバイスの視点からのアナログCMOS集積回路〜RF回路に対するデバイス技術とモデリング〜 |
| 著者 | ○伊藤 信之, 吉富 貞幸(東芝) |
| pages | pp. 101 - 106 |
| keywords | RFCMOS, 回路, コンパクトモデル, RFモデル |
| abstract | 本論文ではCMOSの微細化とともにRF特性が向上し、従来SiGe系のデバイスを必要としたRF回路を、CMOSを用いた回路がすでにキャッチアップしていることを示すとともに、フリッカ雑音などの微細化にともない悪化する特性、相対精度などの注意すべき特性があることを示した。また、コンパクトモデルに関しては、BSIM4とEKVモデルの比較をおこない、アナログ設計向きの表面ポテンシャルモデルであるEKVの優位性を示した。最後にスケーラブルなRF用寄生素子モデルに関してその必要性を論じた。 |
| 題名 | (招待)アナログ回路における機能設計〜アナログもデジタルも基本は一緒〜 |
| 著者 | ○松谷 康之(NTT) |
| pages | pp. 107 - 110 |
| keywords | アナログ機能設計 |
| abstract | 回路設計者の中でもアナログ回路設計に忌諱を示す人は多い。これはデジタル回路解析が波形領域でなされ、直感的に理解可能であることに対し、アナログ回路解析の多くが周波数領域でなされるため直感的な理解が難しいのと共に、周波数領域での解析（小信号解析）と波形領域での解析（大信号解析）が直視的に結びつかないところにあると考えられる。しかし、アナログ回路とデジタル回路の共通点は意外と多く、特に機能レベルの設計には大きな差異がない場合が多い。本稿では、デジタル回路とアナログ回路の特徴を、その共通性の面から考察したうえで、アナログとデジタルを融合させたアーキテクチャについて述べる。 |
| 題名 | (招待)応用システムにおけるアナログ集積回路〜センサネット向けアナログ技術〜 |
| 著者 | ○宮崎 祐行(日立製作所中央研究所) |
| pages | pp. 111 - 116 |
| keywords | センサネット, 低電力回路技術, 微小振動発電 |
| abstract | 半導体集積回路技術を利用した新しい応用システムの一つとして、近年センサネットが注目されつつある。センサネットとは、半導体集積回路チップが周辺環境に多数配置されて無線ネットワークを形成し、必要とされる様々な情報を取得可能とするシステムの概念である。センサネットシステムの最も重要な要素部品が無線機能を持つ半導体集積回路チップを用いたセンサ端末であり、この端末には電源回路、無線通信回路、低電力回路、センサ制御回路など、多数のアナログ回路が用いられている。ここでは、センサネット応用システムにおいて端末に用いられるアナログ回路技術を紹介する。 |
| 題名 | 進化論的ディジタルフィルタのハードウェア実現のための構成とそのFPGA上での実現 |
| 著者 | ○阿部 正英, 荒井 拡貴, 川又 政征(東北大学) |
| pages | pp. 117 - 122 |
| keywords | 適応信号処理, 進化論的計算手法, FPGA, 進化論的ディジタルフィルタ |
| abstract | 本稿では，著者らが提案する進化論的計算手法による適応ディジタルフィルタである進化論的ディジタルフィルタ（evolutionarydigital filter: EDF）のハードウェア実現における構造を改良し，新しいハードウェア構成を提案する．提案するハードウェア構成では，通信のオーバーヘッドをなくすために従来のハードウェア構成で2モジュールで構成していたフィルタリング・適応度計算モジュールと生殖・選択モジュールを一体化した．さらに，フィルタリング・適応度計算で多用される積和演算を効率よく処理できるように積和演算器を動作させることでフィルタリング・適応度計算に必要なクロック数を削減させている． |
| 題名 | プログラムの三次元表現空間を用いた非階層化コンパイラの構成 |
| 著者 | ○三好 健文, 杉野 暢彦(東京工業大学大学院総合理工学研究科電子機能システム専攻) |
| pages | pp. 123 - 128 |
| keywords | コンパイラ, 最適化, 実現技術 |
| abstract | 最適化コンパイラは一般に，最適化処理が階層的に構成される．しかし，後段の処理ではプログラム全体についての構成が失われ，また前段でもアーキテクチャの特性を活用することが難しい．しかし，階層間の結合を密にすることでよりよい最適化の可能性がある． 本研究では，アーキテクチャを活かす最適なコンパイルのために，最適化処理およびコード生成を統一的に行う非階層化コンパイラを提案する．このようなコンパイラの構成では，プログラム全体を統一的に表現し，評価することが必要である．ここでは，三次元表現空間を用いる非階層化コンパイラの構成を示し，従来のコンパイラとの比較によってその効果を示す． |
| 題名 | メモリアドレッシングの効率化を考慮したスケジューリング法 |
| 著者 | ○金子 雄平, 杉野 暢彦(東京工業大学総合理工学研究科杉野研究室), 西原 明法(東京工業大学教育工学開発センター) |
| pages | pp. 129 - 134 |
| keywords | 間接アドレッシング型ＤＳＰ, スケジューリング, メモリアドレッシング効率化 |
| abstract | 間接アドレッシング型ＤＳＰに対して、メモリアクセス順序を変更することにより、アドレッシングの効率化を行う手法を提案した。始めに、あるスケジューリングによって発生するメモリアクセス順序について、本稿で提案した手法を適用して評価を行う。次にその評価に従って、メモリアクセス順序を変更するためにスケジューリングを再決定する。アクセス順序の変更は、計算途中で発生するメモリへの読み込み、書き込みの順序を変更することで行った。また、間接アドレッシングには、インデックス修飾付のものを適用した。提案した手法を既存のＤＳＰ用コンパイラに応用したところ，従来法よりもオーバーヘッドを抑制でき，本手法の有効性が確認できた。 |
| 題名 | 圧縮と加工を繰り返しても誤差が累積しない画像信号処理 |
| 著者 | ○竹田 将英, 外村 喜秀, 岩橋 政宏(長岡技術科学大学 電気系) |
| pages | pp. 135 - 139 |
| keywords | 画像信号処理, 可逆圧縮, DPCM |
| abstract | デジタルカメラ等で撮影され圧縮された画像に対して，ユーザーがフォトレタッチソフト等を用い加工処理を施す際，加工と非可逆圧縮を繰り返すことで加工後の画像に圧縮歪みが累積する．これに対し，本報告では加工前後の差分信号を可逆圧縮することで, 圧縮歪みが累積しない画像信号処理について提案する． |
| 題名 | JPEG2000符号列のためのパケットヘッダ解析器の設計 |
| 著者 | ○黒崎 正行(東京都立大学大学院工学研究科電気工学専攻), 池田 暁美(東京都立大学工学部電子・情報工学科), 貴家 仁志(東京都立大学大学院工学研究科電気工学専攻) |
| pages | pp. 141 - 146 |
| keywords | JPEG2000, パケット, ヘッダ解析器 |
| abstract | 本報告では，JPEG2000の機能を拡張するために必要なパケットへッダ解析器のハードウェア設計を行う．設計されたパケットへッダ解析器は，40[Mbps]のJPEG2000符号列をリアルタイムに解析することが可能である．これにより，この解析器と組み合わせることで，JPEG2000が持つ標準の機能やほかのJPEG2000アプリケーションの使用を妨げることなく，JPEG2000符号列の効率的な暗号化や半開示，データの埋め込み，エラー訂正等の機能をリアルタイムに提供することが可能である． |
| 題名 | JPEGを利用した適応的多重解像度変換を伴う画像符号化方式 |
| 著者 | 嶋内 和博, ○長谷川 純子, 田口 亮(武蔵工業大学 工学部 電気電子情報工学科) |
| pages | pp. 147 - 152 |
| keywords | 画像符号化, 画像圧縮, 解像度変換, JPEG, 低ビットレート |
| abstract | 本論文では従来のJPEG符号化に対して画像の局所的な性質から低解像度化可能な部分には解像度変換によるデータ圧縮法を併用することにより，高圧縮時でも高い画質を実現する新しい符号化方式を提案する．複数種類の解像度変換を併用することで，さらなる符号化効率の向上を試みる．すなわち，適応的に解像度変換の多重化をおこなう．そして，適応的な多重解像度変換をJPEG符号化に付加するだけで，量子化のみでの無理な圧縮が改善されることを実験により明らかにする． |
| 題名 | JPEG2000符号化におけるタイリングROIの提案とその応用 |
| 著者 | 山口 裕之(東京都立大学工学部電子・情報工学科), 渡邊 修, ○貴家 仁志(東京都立大学院工学研究科電気工学専攻) |
| pages | pp. 153 - 158 |
| keywords | JPEG2000, ROI, タイリング |
| abstract | 本稿では，JPEG2000符号化におけるタイリングを用いた興味領 域符号化方法を提案する． タイリングとは，画像をいくつかの矩形領域（タイル）に分割し，各タイルを独立に符号化することを意味する． 提案法は，従来タイリングの欠点とされていたタイル間の画質の不連続性を積極的に利用することによって，ROIに基づく方法と比較して明確な興味領域を設定することができる． また，提案法を用いることにより，各タイルの画質を任意に選択できるだけでなく，任意のタイルをロスレス符号化することも可能である．また，応用として固定カメラを用いた会話システムを想定し，計算機シミュレーションによって提案法の有効性を示す． |
| 題名 | 多数決機械を用いた雑音重畳画像の強調 |
| 著者 | ○大谷 紀子(武蔵工業大学 環境情報学部 情報メディア学科), 木村 誠聡(日本IBM テープシステムズ開発), 志村 正道(武蔵工業大学 環境情報学部 情報メディア学科) |
| pages | pp. 159 - 164 |
| keywords | 多数決機械, 画像強調 |
| abstract | 本研究では，雑音重畳画像のエッジ鮮鋭化を目的として，多数決機械によるマップ情報の生成手法を提案する．多数決機械は，複数の線形機械からなる非線形パターン識別器である．理想画像のエッジ情報，および同一の理想画像に雑音を重畳した画像を用いてエッジ部の特徴を学習し，多数決機械の各パラメータを決定する．多数決機械により雑音重畳画像のエッジ部と雑音部を分別するマップ情報を生成し，得られたマップ情報に基づいて強調処理を施すことで，雑音の強調を抑制したエッジ部のみの強調が実現できる．様々な雑音重畳画像で実験した結果，雑音の分散や画像の種類に依らず良好なマップ情報が生成され，UM処理，Ramponiらの手法，FuzzyUM処理よりも優れた強調画像が得られた． |
| 題名 | 特異点に基づくロバストな指紋分類アルゴリズム |
| 著者 | ○伊藤 康一, 森田 歩, 早坂 昭裕, 青木 孝文(東北大学大学院情報科学研究科) |
| pages | pp. 165 - 170 |
| keywords | バイオメトリクス個人認証, 指紋認証, 画像処理 |
| abstract | 本稿では，撮像状態の悪い指紋画像を指紋の特異点に基づいてArch, Left Loop, Right Loop, Whorlの4種類に分類するアルゴリ ズムを提案する．大規模な指紋データベースに対して照合を行う場合に，登録されているすべての指紋画像と照合すると膨大な時間が必要となる．そのため，データベースに指紋画像を登録する時に，指紋の種類によってあらかじめ分類する必要がある．本稿では，撮像状態の悪い指紋画像も分類することができるように，指紋全体の特徴だけではなく，部分的な特徴からも指紋を分類できるアルゴリズムを提案し，FVC2002で使用された指紋データベースを使って評価した結果について述べる． |
| 題名 | 動的なネットモデルのマルチ方式化に関する検討 |
| 著者 | ○野田 尚志(鳥取環境大学), 薮木 登(津山工業高等専門学校), 鷲見 育亮, 松前 進, 福本 善洋, 植田 拓也(鳥取環境大学), 副井 裕(鳥取大学) |
| pages | pp. 171 - 175 |
| keywords | アクティブネット, 捕捉, マルチ, 画像認識 |
| abstract | 従来の動的なネットモデルの画像への適用において，新ネットとしてマルチネット化の検討を行った．従来の同心四角ネットを用いたネットの場合，対象領域が画像の端にあって，かつ初期ネットが対象領域を覆っていても，対象の捕捉ができていないという問題点があった．さらに，対象が1つに対しては，ネットは1つしか利用できないので，対象が複数の場合には同じ動作を繰り返す必要があった． この問題点を改善するため，本稿では，新規にネットのマルチ化を提案し，さらに画像をいくつかに分割したとしても，Active Netを適用できる新方式を提案する．具体的には４面マルチ方式と９面マルチ方式について，シミュレーションを行い，本方式の有効性を示すことができた． |
| 題名 | ウェーブレット変換のスケール間積を用いたエッジ重み付き画像強調フィルタ |
| 著者 | ○青木 健, 中静 真, 新田 哲央(東京農工大学 大学院生物システム応用科学研究科) |
| pages | pp. 177 - 182 |
| keywords | 画像強調, ウェーブレット変換, 多重スケール解析, 非線形信号処理 |
| abstract | 本研究では，ウェーブレット変換のスケール間積を用いたエッジ重み付き画像強調フィルタを提案している．アンシャープマスキングは，画像強調のために広く用いられている方法であるが，入力画像に重畳する雑音成分も同時に増幅する問題点がある．これを解決するために，ウェーブレット変換のスケール間積を重み関数に導入し，重み関数とハイパス成分の積を原画像に加算することで，画像背景部での雑音増幅を抑制する画像強調フィルタを提案している．重み関数のために，提案法の雑音増幅特性とエッジ強調特性を解析し，出力雑音分散を最小化する係数を導出している．画像強調実験により，提案法の有効性を確認している． |
| 題名 | 音声の新しい雑音低減手法に関する一考察 |
| 著者 | ○藤岡 一馬, 早坂 昇, 宮永 喜一(北海道大学大学院工学研究科) |
| pages | pp. 183 - 188 |
| keywords | ディジタル信号処理, 雑音除去, ランニングスペクトル, ミュージカルノイズ |
| abstract | 音声の雑音低減を目的として， 音声と雑音におけるスペクトルの時間変化の違いを利用した ランニングスペクトルフィルタリング （Running Spectrum Filtering，略してRSF）による 新しい雑音除去手法を提案する． RSFは雑音にロバストな音声認識を実現できるということで， すでに音声認識の分野で開発されている． 本稿では，RSFが人間の耳で聞いたときに 音質の変化しない雑音低減に応用できることを示す． さらにミュージカルノイズと呼ばれる 雑音の引き残し成分に新しいポスト処理を施すことによって， より良好な結果が得られることを示す． |
| 題名 | 音声に重畳した周期性騒音の低減法に関する検討 |
| 著者 | ○藤井 健作, 松本 直人(姫路工業大学), 笹岡 直人, 伊藤 良生, 副井 裕(鳥取大学) |
| pages | pp. 189 - 194 |
| keywords | MRI, 周期性騒音, 騒音再合成法, ラインエンハンサ |
| abstract | 医療用MRI騒音の低減に杉原らが提案している正弦波騒音低減法の適用が可能である．しかし，このMRI騒音の周期は正弦波騒音低減法が想定している騒音の周期の許容範囲を越える．本検討では，騒音低減用とは別に騒音周期を観測する適応フィルタを用意し，そこで検出された騒音の周期に対応した遅延量を騒音低減用として用いることで，この問題を解決する． |
| 題名 | 騒音再合成法の騒音抑圧性能改善に関する検討 |
| 著者 | ○笹岡 直人, 伊藤 良生(鳥取大学工学部), 川村 新(大阪大学大学院基礎工学研究科), 藤井 健作(姫路工業大学工学部), 副井 裕(鳥取大学工学部) |
| pages | pp. 195 - 198 |
| keywords | 騒音抑圧, 線形予測, システム同定, 適応線スペクトル強調器, 基本周期 |
| abstract | 従来から筆者らは，騒音の重畳する音声から騒音を抑圧する方法として騒音再合成方式について検討を行ってきた．この方式は，線形予測誤差フィルタを用いて入力信号を白色化し，この白色信号に騒音スペクトルを与えることにより騒音を再合成させるものである．しかし，従来法では騒音再合成に用いる適応ディジタルフィルタが音声を推定しないように参照信号の長時間2乗平均値を用いて，その係数更新を行っていた．しかし，この方法では非定常騒音に対して追従性が低くなる問題が生じる．そこで本稿では，従来法の前段に適応線スペクトル強調器を用い，これにより得られる騒音を利用することで，騒音抑圧性能を改善させる方法について検討を行う． |
| 題名 | 可変ステップサイズを用いた線形予測に基づく雑音除去法 |
| 著者 | 田中 元基, ○川村 新, 飯國 洋二(大阪大学基礎工学研究科), 伊藤 良生(鳥取大学工学部電気電子工学科) |
| pages | pp. 199 - 204 |
| keywords | 雑音除去, 線形予測, 学習同定法, 可変ステップサイズ |
| abstract | 白色雑音が背景雑音として重畳する音声信号に対して雑音除去を実現するために，線形予測器を利用した方法が提案されている．この方法は，高次の線形予測器により，音声の微細構造を表現するくし型フィルタを構成し，音声スペクトル以外の周波数成分を除去するものである．しかし，この従来方式では，予測係数の更新に用いるステップサイズを固定値としているため，音声信号または背景雑音に対する，収束速度と推定精度のトレードオフを解決することができない．そこで，本論文では，この白色雑音除去回路の係数収束特性の解析を行い，逐次最適な値をもつ可変ステップサイズ法の導入について検討する．ここでは，適応アルゴリズムとして学習同定法を用い，最適ステップサイズを表す関係式を導出する．シミュレーション結果から，可変ステップサイズを用いる提案法は，ステップサイズを固定値とする従来法の雑音除去性能を改善できることが示される． |
| 題名 | ハードウェア化を考慮したΔΣ変調に基づく1ビット信号処理 |
| 著者 | ○村橋 善光, 堀田 博久, 道木 慎二, 大熊 繁(名古屋大学大学院/工学研究科) |
| pages | pp. 205 - 210 |
| keywords | 1ビット信号処理, ΔΣ変調, ハードウェア化 |
| abstract | 高速ディジタル信号処理をFPGAなどのハードウェアで実現する手法が注目されているが、演算器を並列実装した場合、マルチビットで数値を表現すると配線領域における回路のコストが問題となる。そこで、本研究では、信号を 1ビットパルス列で表現した上で信号処理を行なう1ビット信号処理に着目する。特に、本研究では、1ビットで精度良く値を表現するためにΔΣ変調を用いている。本稿では、積和演算、および、1次のIIR LPFをΔΣ変調の1ビット信号処理の枠組でハードウェア実現する手法を示す。また、IIR LPFを応用した 1ビット信号同士の乗算器の構成、およびその演算誤差について検討を行なう。 |
| 題名 | 自己組織化マップハードウェアを用いた高精度リアルタイム画像拡大 |
| 著者 | ○田向 権(九州工業大学大学院生命体工学研究科), 麻生 隆史(九州情報大学経営情報学部), 堀尾 恵一, 山川 烈(九州工業大学大学院生命体工学研究科) |
| pages | pp. 211 - 216 |
| keywords | 自己組織化マップ, ニューロハードウェア, 画像拡大, 補間, コードブック |
| abstract | 本研究では，自己組織化マップ（Self-Organizing Map:SOM）をディジタルハードウェアで実現するための，高速アルゴリズムと並列ハードウェアアーキテクチャを提案する．本研究で提案するSOMハードウェアは，高速で汎用的な演算が可能で，回路の拡張が容易なアーキテクチャである．また，提案SOMハードウェアを応用し，高精度なリアルタイム画像拡大システムを提案する．提案手法は，SOMの特徴抽出能力による特定画像へ特化した高精度な画像拡大と，ハードウェア化によるリアルタイム処理が可能である．以上の提案手法をカラー動画像拡大処理へ適用した例を示し，本研究の有効性を検討する． |
| 題名 | 組込みシステム向け IEEE 802.11i 暗号処理器のアーキテクチャ |
| 著者 | ○木村 基, 密山 幸男, 尾上 孝雄, 白川 功(大阪大学大学院情報科学研究科情報システム工学専攻) |
| pages | pp. 217 - 222 |
| keywords | IEEE802.11i, 暗号処理, VLSI |
| abstract | 無線 LAN セキュリティ拡張規格 IEEE 802.11i 暗号方式の，組込みシステムへの実装において，処理速度，回路規模の点で課題が残っている．本文では，IEEE 802.11a/11g 規格の要求性能を満たし，かつ小面積な暗号処理回路のアーキテクチャの提案および実装を行う．提案するアーキテクチャでは，回路規模の削減を図りつつ，要求性能を満たすため RC4,AES-CCM 効率化手法を実装している．本処理回路を VLSI 化した結果，ゲート数が約 17,000，最大動作周波数が 90MHz となった．本処理回路は，IEEE 802.11a/11g 規格の最大転送速度での暗号・復号処理が可能である． |
| 題名 | A Design Method for a Low Power Digital FIR Filter in Digital Wireless Communication Systems |
| 著者 | ○Kousuke Tarumi, Akihiko Hyodo, Masanori Muroyama, Hiroto Yasuura(Kyushu University) |
| pages | pp. 223 - 228 |
| keywords | low power design, FIR, bitwidth optimization |
| abstract | We propose a novel approach for designing a low power digital FIR filter in wireless communication systems. This is a method to recuce unused bits in the datapath with keeping the filter calculation accuracy. At first, we formulate the constraints about keeping accuracy of the filter calculations. We define the problem to find the optimized bitwidth of each filter coefficient. We evaluate the effects of consuming power reduction by comparing the two digital FIR filters, one of which has the same datapath and the other has the optimized bitwidth of each filter coefficient. We confirm that our approach is effective for a low power digital FIR filter. |
| 題名 | タグ比較再利用による低消費電力命令キャッシュの設計と評価 |
| 著者 | ○田中 秀和(福岡大学大学院工学研究科), 井上 弘士, モシニャガ ワシリー(福岡大学工学部電子情報工学科), 村上 和彰(九州大学大学院システム情報科学研究院) |
| pages | pp. 229 - 234 |
| keywords | キャッシュ, 低消費電力, 再利用, タグ比較 |
| abstract | 現在我々は，命令キャッシュの低消費エネルギー化を目的として，ヒストリ・ベース・タグ比較(HBTC)キャッシュを提案している．HBTCキャッシュでは，過去のタグ比較結果を再利用し，参照データが存在するウェイのみを選択的に活性化することで低消費電力化を実現する．しかしながら，これまでの研究では，0.8μm CMOSテクノロジを前提とした消費エネルギー・モデルを用いた評価しか行っておらず，比較対象も従来型キャッシュのみであった．そこで本稿では，HBTCキャッシュの有効性をより詳細に評価するため，1) 0.18μm CMOSプロセスによるSRAMアレイ実設計に基づく消費エネルギー評価，2)過去に提案された低消費エネルギー化手法との比較と組合わせに関する評価，3)HBTC方式の採用に伴い発生する消費エネルギー・オーバヘッド削減手法とその評価を行う． |
| 題名 | キャッシュ・リーク電力削減アルゴリズムに関する定量的評価 |
| 著者 | ○小宮 礼子(福岡大学大学院工学研究科(モシニャガ研究室)), 井上 弘士, モシニャガ ワシリー(福岡大学工学部電子情報工学科), 村上 和彰(九州大学大学院システム情報科学研究院) |
| pages | pp. 235 - 240 |
| keywords | キャッシュ, リーク, 低消費電力 |
| abstract | これまでに、キャッシュ・メモリのリーク消費エネルギーの削減を目的として様々な手法が提案されてきた。これらは、「あるデータ単位毎にsleepモード(低リークかつ低速)とawakeモード(高リークかつ高速)を選択可能とし，適切なタイミングで動作モードを切替える」点は共通しており，モード切替えアルゴリズムが各手法で異なる．そこで本稿では，これらのリーク削減手法に着目し，同一環境下での定量的評価を行うことで，モード切替えアルゴリズムの違いがリーク削減効果に与える影響を明らかにする．また，これらの文献では評価されていないawake−sleepモード切替えアルゴリズムの組合せに関しても評価する． |
| 題名 | LUTアレイ型論理デバイスにおける回路規模削減のための変数順序ならびに項表現の同時決定手法 |
| 著者 | 湯浅 隆史, ○神山 真一, 泉 知論(京都大学), 尾上 孝雄(大阪大学), 中村 行宏(京都大学) |
| pages | pp. 241 - 246 |
| keywords | LUTアレイ型PLD, 論理埋め込み, 変数順序置換, Sum of Generalized Complex Terms |
| abstract | LUTアレイ型論理デバイスでは、LUTの直列多段接続を用いて生成さ れた項の和(SGCT: Sum of Generalized Complex Terms)により所望 の論理を実現する。SGCTでは、項数が入力変数順序に大きく依存す る。そこで本稿では、SGCT表現の生成と入力変数順序の決定を同時 に行う手法について述べる。 |
| 題名 | 次世代リコンフィギャラブル・ロジック向けクラスタリングツールの開発 |
| 著者 | 池田 祐介(熊本大学大学院自然科学研究科数理科学・情報システム専攻), ○木幡 雅貴, 飯田 全広, 末吉 敏則(熊本大学工学部数理情報システム工学科) |
| pages | pp. 247 - 252 |
| keywords | RCシステム, RLD, クラスタリングツール, 配線リソース |
| abstract | 現在，計算機に適応性を持たせる試みとしてRC(Reconfigurable Computing)システムが注目されている．著者らは，RCシステムの性能を十分に引き出すためのRLD(Reconfigurable Logic Device)を提案するとともに、専用EDAツールの開発を行っている．本稿では，EDAツールの一部分であるクラスタリングツールの開発について述べ、その中で、使用トラック数などの配線リソースの減少につながる指標を提案する．初期状態から指標が小さくなるように様々な手法でLUTを入れ替えた結果、使用トラック数を最大26.7%、平均18.7%減少させることができた． |
| 題名 | (招待)リコンフィギャラブル技術の最近の動向 |
| 著者 | ○天野 英晴(慶応大学 理工学部 情報工学科) |
| pages | pp. 253 - 258 |
| keywords | リコンフィギャラブルシステム, ダイナミックリコンフィギャラブルプロセッサ |
| abstract | リコンフィギャラブルシステムの最近の動向を概観し、 特にダイナミックリコンフィギャラブルプロセッサについて その性質、位置づけを述べ、代表的なシステムを紹介する。 |
| 題名 | (招待)ソフトウェア無線 〜リコンフィギャラブル機能LSIの無線通信への応用〜 |
| 著者 | ○春山 真一郎(慶應義塾大学 理工学部 情報工学科) |
| pages | pp. 259 - 264 |
| keywords | ソフトウェア無線, リコンフィギャラブル, RF, MEMS, モデム |
| abstract | 異なる技術標準や多様な応用の無線システムが混在する状況に 対応出来る技術として、ソフトウェア無線(Software Radio, Software Defined Radio)が期待されている。ソフトウェア無線 とは、異なるシステム機能でもシステムをフレキシブルに 変更すること(Reconfigure)により単一のハードウェアでも 複数の機能に対応できるシステムのことをいう。 リコンフィギャラブル機能をもつLSIが、そのような ソフトウェア無線に今後使われていくと予想されるが、 本論文では無線送受信のそれぞれの処理ステージでどのような 点がリコンフィギュアできるのかについて論じていく。 |
| 題名 | パネル討論「リコンフィギャラブル技術の実用化のための課題」 |
| 著者 | [モデレータ] 國枝 博昭(東京工業大学), [パネリスト] 天野 英晴, 春山 真一郎(慶応大学), 戸井 崇雄(日本電気株式会社), 佐藤 友美(アイピーフレックス株式会社), 中野 恵一(AOIテクノロジー株式会社) |
| pages | pp. 265 - 265 |
| 題名 | 複製コストが変動するネットワークの最適なfile transferの構成について |
| 著者 | 竹内 祐介(岐阜大学大学院工学研究科), ○金子 美博(岐阜大学工学部応用情報学科), 篠田 庄司(中央大学理工学部電気電子情報通信工学科) |
| pages | pp. 267 - 272 |
| keywords | ネットワークモデル, 複製コスト変動, ファイル転送, 最小コスト, ロケーション問題 |
| abstract | ファイル複製ネットワークは，幾つかの点から他の点へそれぞれ必要部数のファイルのコピーを転送するような情報伝達のモデルであり，ファイルの複製コストと転送コストが設定されている．本報告での最適なfile transferとは，各点で作るファイルのコピーの部数と各枝を転送させるファイルのコピーの部数を決定して，コスト最小のファイル転送を実現させるものである．本報告では，複製コストが変動するネットワークに対して，最適なfile transferを求める問題を考察する．データ構造を工夫すれば，複製コストが変化しない静的なネットワークの場合を繰り返すよりも効率的に対処できることがわかったため，これを報告する． |
| 題名 | IP Paging Schemes Adaptive to Mobile User Parameters |
| 著者 | ○Hung Tuan Do, Yoshikuni Onozato(Department of Computer Science, Gunma University) |
| pages | pp. 273 - 278 |
| keywords | Mobile IP, IP paging, Individual paging, Adaptive paging |
| abstract | One of the main drawbacks of Mobile IP is a Mobile Host (MH) needs to update its location each time it moves from one subnet to another, even when it is in dormant mode while roaming. This practice is apparently not efficient in terms of location update cost and power consumption. Recent research works have attempted to address that problem by extending Mobile IP with a layer 3 paging mechanism so-called IP paging. Particularly, IP Individual Paging schemes, which are customized to each mobile user, have attracted considerable interest of researchers. In this paper, we present an analysis on the effect of both user-adaptability and time-adaptability in Individual Paging schemes by comparing the signaling cost of an adaptive Individual Paging scheme to that of a non-adaptive counterpart. The optimal paging area (PA) size is determined by using an iterative algorithm. Our results also show that specifying the optimal PA size is critical in saving signaling cost of IP paging. |
| 題名 | (招待)モバイルアドホックネットワークの技術動向と課題 |
| 著者 | ○間瀬 憲一(新潟大学) |
| 題名 | (招待)アドホックネットワークの自律分散クラスタリングと階層ルーティング |
| 著者 | ○角田 良明, 大田 知行(広島市立大学) |
| pages | pp. 279 - 284 |
| keywords | アドホックネットワーク, 階層ルーティング, クラスタリング, プロトコル |
| abstract | 本稿では，自律分散クラスタリングを基にした階層ルーティングHi-TORA，Hi-DSR，Hi-AODVを提案する．これらのプロトコルは，クラスタ内ルーティングには自律分散クラスタリングが構成するクラスタヘッドベースツリーを適用する．またクラスタ間ルーティングは，フラットルーティングプロトコルのTORA，DSR，AODVをそれぞれ利用する．本稿では，シミュレーション実験により，Hi-TORA，Hi-DSR，Hi-AODVをそれぞれTORA，DSR，AODVと比較し，自律分散クラスタリングに基づいた階層ルーティングの有効性を示す． |
| 題名 | Making Reactive Systems Highly Reliable by Hypersequential Programming and Petri Nets |
| 著者 | ○Naoshi Uchihira(Toshiba Corporation) |
| pages | pp. 285 - 290 |
| keywords | Concurrent Program, Petri Nets, Reliability, Hypersequential Programming, Scenario |
| abstract | Hypersequential programming is a new way of concurrent-program development, in which the original concurrent program is first serialized, then tested and debugged as a set of sequential programs, and finally restored into the target concurrent program by parallelization. Both high productivity and reliability are achieved by hypersequential programming because testing and debugging are done for the serialized versions and correctness of the serialized programs is preserved during subsequent parallelization. This paper proposes scenario-based hypersequential programming for reactive multi-tasking systems which have not only concurrency and nondeterminacy, but interruption and priority. Petri nets with priority are used to model reactive systems featuring interruption and priority-based scheduling. We explain how to make reactive programs highly reliable in this approach, and show its effectiveness by an example of a telephone terminal control program. |
| 題名 | 双模倣性を用いたオートメーションサプライズのないマン・マシンインタフェースの設計 |
| 著者 | ○足立 正和, 潮 俊光, 宇川 佳孝(大阪大学大学院基礎工学研究科) |
| pages | pp. 291 - 296 |
| keywords | 人間-機械系, 離散事象システム, 双模倣性, オートメーションサプライズ |
| abstract | 複雑化・高機能化されたオートメーションシステムを人間が操作す際，人間がシステムの全ての情報を把握するのは困難であり，インタフェースを通して抽象化された情報をもとに操作を行う．これまでに，システムの実際の振る舞いと人間の操作との間に互換がとれているという意味でのインタフェースの正しさを形式的に検証する方法がいくつか提案されているが，その設計法について述べられているものは少ない．そこで，本論文では，人間-機械系において成り立つ定性的な性質を明らかにし，双模倣性にもとづくインタフェースの設計法を提案する． |
| 題名 | (招待)定理証明器による並行システム検証入門 |
| 著者 | ○磯部 祥尚(産業技術総合研究所, 情報処理研究部門) |
| pages | pp. 297 - 302 |
| keywords | 定理証明器, プロセス代数, 並行システム |
| abstract | 定理証明器を並行システムの検証に利用するために、I/Oオートマトンやプロセ ス代数の理論を定理証明器に実装する方法が研究されており、実際規模の並行シ ステムを定理証明器によって検証した例も報告されている。定理証明器を用いる 利点は、無限または非常に多くの状態をもつシステムを検証できることにある。 本稿では、定理証明器Isabelleとプロセス代数CSPを中心に、並行システムを定 理証明器で検証する方法を紹介する。 |
| 題名 | (招待)記号モデル検査の並行ソフトウェアシステムへの応用 |
| 著者 | ○土屋 達弘, 菊野 亨(大阪大学 大学院情報科学研究科) |
| pages | pp. 303 - 308 |
| keywords | モデル検査, 記号表現, 自動検証, 並行システム |
| abstract | 記号モデル検査(symbolic model checking)は，状態集合や状態間の遷移を数式 で記号的に表し，それら数式上の処理によって検証を行うモデル検査手法である． 一つ一つの状態ではなく，数式が表す状態集合を単位として探索を行うため，莫 大な状態を対象とする場合でも，それを表す数式が簡潔であるならば，非常に高 速な探索が可能となる．これまで記号モデル検査はハードウェアの検証には成功 を収めて来ているが，ソフトウェアシステムへの適用はまだ試行の段階と言える． 本稿では，記号モデル検査手法のソフトウェアシステムへの適用の試みについて， 著者等の取り組みと併せて概説する． |
| 題名 | (招待)大規模分散システムとしてのインターネットエージェントに関連したさまざまな形式的検証手法 |
| 著者 | ○櫟 粛之(日本電信電話(株) NTTコミュニケーション科学基礎研究所) |
| pages | pp. 309 - 314 |
| keywords | エージェント, 形式的検証, testing, モデルチェック |
| abstract | インターネットエージェントのプログラム検証に関して、 モデルチェッキングを中心にさまざまな検証手法を紹介する。 また形式的検証に適したエージェントプログラミングシステム |
| 題名 | 同期型通信サーバの動作に関するトレース一致の形式的証明 |
| 著者 | ○河辺 義信(日本電信電話株式会社 ＮＴＴコミュニケーション科学基礎研究所), 真野 健(日本電信電話株式会社 ＮＴＴコミュニケーシ基礎ョン科学研究所) |
| pages | pp. 315 - 320 |
| keywords | 同期型通信サーバ, I/O-オートマトン, トレース一致, 形式的検証, フォワードシミュレーション |
| abstract | 本稿では、我々が開発している同期型通信サーバの実装の正しさを形式的に検証する。具体的には、同期型通信サーバの集中版と分散版をLynchのI/O-オートマトンで記述し、仕様から実装へのフォワードシミュレーションが存在することを証明する。これは、ある抽象度において、分散版が集中版の動作を余すことなく行うことを示している。さらに本稿は、仕様と実装の動作系列集合が一致する意味において、分散版が集中版の正しい実装であることを証明する。 |
| 題名 | (招待)ユビキタスネットワークの展望と技術課題 |
| 著者 | ○青山 友紀(東京大学) |
| 2004年4月27日(火) |
| 題名 | 周期性を有する電子回路の設計法 |
| 著者 | ○関屋 大雄(千葉大学), 丹治 裕一(香川大学), 呂 建明, 谷萩 隆嗣(千葉大学) |
| pages | pp. 321 - 326 |
| keywords | 回路設計, シミュレータ, 設計条件, Newton法, 偏微分 |
| abstract | 本論文では, 周期性を有する回路の設計において, 上記繰り返し作業を計算機上で行う新 たな計算アルゴリズムを提案する. 提案するアルゴリズムでは文献 \cite{sekiya} で提 案された回路の設計アルゴリズムにおいて, Newton 法に用いるヤコビ行列を偏微分の定 義に基づいた近似式で置き換える. 提案手法では, 回路方程式を陽な形で与える必要がな い. 提案するアルゴリズムでは, 回路構成, および回路の応答のみが必要となるため, 既 存の回路シミュレータを流用し, 機能を付加する形で繰り返し計算を実現することが可能 となる. それにより, 回路構成の決定から所望の条件を満足する素子値の導出までを全て 計算機上で行うことができ, 設計に関する時間的効率が大幅に改善されることが期待される. |
| 題名 | 階層型コスト平面を用いたアナログ回路設計の最適化手法 |
| 著者 | ○大島 賢史(静岡大学理工学研究科), 大浦 崇央(静岡大学電子科学研究科), 浅井 秀樹(静岡大学工学部システム工学科，静岡大学理工学研究科，静岡大学電子科学研究科) |
| pages | pp. 327 - 331 |
| keywords | アナログ合成, 回路最適化, 焼鈍し法 |
| abstract | 本研究では、要求された回路仕様をみたすよう、回路素子値を自動的に決定する新しいシミュレーションベース手法を提案する。最適化手法として、探索範囲の広さ・実行時間からSimulated Annealing法を採用した。また、この手法の欠点である実行時間を短縮するために階層型コスト平面を導入した。これは、重要なコストと、通常のコストという２個のコスト平面から構成されている。まず、重要コストを評価して次のステップを実行するかどうかを決定する。次のステップというのは、直流・交流・過渡解析のような通常の解析を実行することである。このようにして、省略し計算時間の短縮をおこなうものである。研究で、一般的な2段OP-AMPに対して素子値の最適化を行い、要求仕様を満たす設計値が求まることを確認した。 |
| 題名 | (招待)単一電子現象を用いた情報セキュリティ用素子 |
| 著者 | ○安田 心一, 大場 竜二, 内田 建, 佐竹 秀喜, 棚本 哲史(東芝 研究開発センター LSI基盤技術ラボラトリー), 野崎 華恵(東芝 研究開発センター コンピュータネットワークラボラトリー), 安部 恵子, 藤田 忍(東芝 研究開発センター LSI基盤技術ラボラトリー) |
| pages | pp. 333 - 338 |
| keywords | 乱数, セキュリティ, 単一電子, 擬似破壊 |
| abstract | ナノスケールの物理に見られる揺らぎ現象を利用して乱数生成回路を作製した。 |
| 題名 | (招待)三次元集積化技術と視覚情報処理システム |
| 著者 | ○小柳 光正, 栗野 浩之(東北大学大学院 工学研究科 バイオロボティクス専攻) |
| pages | pp. 339 - 344 |
| keywords | ３次元集積化, 視覚情報処理, 積層型画像処理チップ, 積層型人工網膜チップ, ウェーハ張り合わせ |
| abstract | ＬＳＩ技術と実装技術を融合した新しいシステム集積化技術であるウェーハ張り合わせによる三次元集積化技術（SWAP−Stacked WAfer Polishing )を開発した。また、三次元積層構造を有する新しい視覚情報処理システムとして、三次元積層型画像処理チップ、三次元積層型人工網膜チップを提案し、テストチップを試作して良好に動作することを確認した。 |
| 題名 | (招待)非線形回路の直流動作点の大域的求解法 |
| 著者 | ○山村 清隆(中央大学理工学部) |
| pages | pp. 345 - 350 |
| keywords | 回路ミュレーション, 非線形回路, 直流解析, ホモトピー法, 全解探索法 |
| abstract | 回路シミュレーションでは，ニュートン法の非収束問題が直流動作点解析における重大なボトルネックとして世界中の設計者を悩ませていた．筆者は1994年に開催された本ワークショップで，『ホモトピー法／Katzenelson法ベース回路シミュレータの可能性』と題する招待講演を行い，ホモトピー法を用いた大域的収束性のある回路シミュレータの可能性について論じた．あれから10年，この方向の研究は飛躍的な発展を遂げ，実用化レベルにまで到達した．本招待講演の前半では，このような研究の発展状況と最近の動向について（産学協同の機会を与えてくれた本ワークショップへの感謝の気持ちを込めながら）報告したい． その後筆者は1997年に開催された電子情報通信学会総合大会のパネル討論「ポストSPICEシミュレータ」で，『理論が実用になるまで』と題する基調講演を行い，次に取り組むべき未解決問題としての全解探索法について述べ，その可能性について論じた．あれから7年，全解探索法の研究はいまだ実用化には到達していないが，基礎研究としては飛躍的な進歩を遂げ，数千変数クラスの問題が解けるようになりつつある．しかし，実用化に到達するにはまだいくつかのステップを踏む必要がある．本招待講演の後半では，全解探索法に関する研究の発展状況と最近の成果について（本ワーショップの機能に再度期待する気持ちを込めながら）報告したい． |
| 題名 | パス追跡回路 〜式を回路で記述するSPICE指向型数値解析法〜 |
| 著者 | ○黒木 渉, 大熊 秀明, 山村 清隆(中央大学理工学部電気電子情報通信工学科), 井上 靖秋(早稲田大学大学院情報生産システム研究科) |
| pages | pp. 351 - 356 |
| keywords | 回路シミュレータ, SPICE, 数値解析, ホモトピー法, 数理計画問題 |
| abstract | パス追跡回路は，「式を回路で記述する」という逆転的発想に基づ く方法論である．すなわち，一般に非線形システムの数値解析では システム（例えば回路）を方程式で記述し，それに数値解法を適用 するが，パス追跡回路の方法では数値解法の式を回路で記述し，そ れに回路シミュレータSPICEを適用する．それにより手軽でプログラ ミングのいらない数値解析を実現することができる．また，SPICEに 搭載された様々な手法が数値解析の効率を大幅に向上させることが 期待される．本稿では，ホモトピー法（MathematicaやMATLABにはな い機能）の公式を記述するパス追跡回路を，回路解析以外の問題， 具体的には不動点問題，線形計画問題，非線形計画問題などに応用 する．これらは古くからのホモトピー法の応用分野であると同時 に，ホモトピー法の大域的収束性が証明されている分野で，これに より数値解析やオペレーションズ・リサーチの分野に新しい方法論 を導入できることが期待される．またSPICEユーザーにとっては使い 慣れたSPICEを用いて手軽に利用できる極めて実現容易な方法とな る． |
| 題名 | 数値積分を用いた周期的線形時変回路の周波数解析 |
| 著者 | ○中村 稔, 白滝 順, 奥村 万規子(神奈川工科大学) |
| pages | pp. 357 - 361 |
| keywords | 数値積分, 周期的線形時変回路, 修正節点解析法, AC解析, 回路シミュレーション |
| abstract | SPICEに代表される汎用回路シミュレータでは、入力信号から見て回路のパラメータが時間で変化する回路のAC解析を直接行うことはできない。スイッチドキャパシタ回路などの特定の回路については、専用ツールが存在するが、使用できる素子が限定されるなどの制約が多い。 本論文では、数値積分を利用して、周期的線形時変回路の周波数応答を計算する手法について、計算量と計算機のメモリの使用量を大幅に削減した手法を提案する。例題回路により、提案手法の有効性を確認した。 本手法では、数値積分を適用して解析するので、素子の制限が無く、プログラムの実装も容易である。 |
| 題名 | ESD保護回路網のフルチップ解析手法 |
| 著者 | ○林 左千夫, 南 文裕(東芝セミコンダクター社), 山田 正昭(東芝マイクロエレクトロニクス) |
| pages | pp. 363 - 368 |
| keywords | ESD, 保護回路, パッド電圧, 電流パス |
| abstract | ESDに起因する設計繰り返しを防ぐためには、設計段階におけるESD保護回路網の検証が必要である。本稿では、全てのパッドペアのパッド電圧が解析可能なESD保護回路網のフルチップ解析手法を提案する。本手法は最短経路探索と回路シミュレーションの利点を組み合わせており、最短経路探索と同等の処理時間で、より精度の良いパッド電圧の解析が可能となっている。実験結果から、本手法により、ESD対策によるパッド電圧の低減効果の予測が可能であることが示された。また、858パッドのチップに対して、全てのパッドペアのパッド電圧解析が2時間以内で実行できた。 |
| 題名 | 三次元電磁界シミュレーションを用いたSパラメータ解析における誤差要因と評価に関する考察 |
| 著者 | ○久保田 英正(静岡大学), 渡邉 貴之(静岡県立大学), 荒木 健次(ソニー), 浅井 秀樹(静岡大学) |
| pages | pp. 369 - 374 |
| keywords | FDTD法, 電磁界シミュレーション, FDM, メッシュサイズ |
| abstract | 本報告では，単純な構造の配線を持つ基板に対し，測定とFDTD法による解析を行い，Sパラメータの比較を行い，さらにFDTD法を用いた解析の精度に関して検討を行う．配線のSパラメータの比較において，セルサイズに起因する誤差は，モデル化された配線の特性インピーダンスの誤差と言い換えることができる．そこで，FDTD法と同様に格子状のセルが用いられるFDMによって特性インピーダンスの値を見積もることにより，必要とする精度に対する最適なセルサイズの決定に関する検討を行う．さらに，特性インピーダンスの補正を用いた，効率的な配線の解析手法について述べる． |
| 題名 | I、Q経路ダイナミック・マッチングによる高周波信号発生器の低スプリアス化 |
| 著者 | 大槻 純, ○傘 昊, 小林 春夫, 小室 貴紀, 宮本 幸治(群馬大学工学部電気電子工学科) |
| pages | pp. 375 - 380 |
| keywords | 信号発生器, ダイナミック・マッチング, I,Q経路ミスマッチ, DA変換器, SFDR |
| abstract | この論文では、I, Qベースバンド信号をデジタル的に変調して DA変換を行い、その出力をミキサと発振器により高周波信号に周波数変換を行う方式を用いた高周波信号発生器において、出力信号の低スプリアス化のために、I、Q経路の 2ch DA変換器を擬似ランダムに切り替えるダイナミック・マッチング法を提案する。この手法により 2ch DAC間の特性のミスマッチによって生じるスプリアス成分が周波数拡散されSFDRが向上することをMatlab, Simulink を用いたシミュレーションで確認した。 |
| 題名 | A Note on Jitter Noise and Harmonic Components of AD/DA Converters in Generating IF Signals |
| 著者 | ○Koichi Ichige, Hiroyuki Arai(Yokohama National University) |
| pages | pp. 381 - 384 |
| keywords | AD/DA converter, IF signal, jitter noise, undersampling, harmonic components |
| abstract | This paper aims at developing IF signal generator at several hundred MHz using low sampling-rate AD and DA converters. The proposed generator is assumed to be used in mobile communication applications, especially as a fundamental device for Software Defined Radio. First we study on the effect of jitter noise in AD converter to the quality and the transmission speed of communication. The effect of jitter noise cannot be ignored when we employ undersampling technique. Therefore we should discuss appropriate undersampling rate for high-speed data transmission. Then we study on the use of alias harmonic components in DA conversion for generating high-frequency IF signal with low sampling-rate DA converter. Here we would see if harmonic components can improve the communication quality while preserving low sampling-rate in DA conversion. Some simulation and experimental results will be shown to see if the proposed system really works. |
| 題名 | ΣΔ乗算量子化器 |
| 著者 | ○垣田 治(上智大学大学院理工学研究科), 大竹 敢, 田中 衞(上智大学) |
| pages | pp. 385 - 390 |
| keywords | シグマΔデルタ, 乗算器, 量子化 |
| abstract | シグマデルタ変調を用いた高精度な乗算量子化器の新しい手法を提案する。このシグマデルタ乗算量子化器は2乗回路と2個の1ビットシグマデルタAD変換器より構成され、2つのアナログ入力の乗算結果をディジタル化されたパルスで出力する。提案手法をシミュレーションにより検証した。アナログ乗算処理の高精度化は未解決なままであるが、提案手法により高精度化が期待できる。 |
| 題名 | パルス形ハードウェアニューロンモデルを用いた2次元ニューラルネットワークのパルス伝搬特性 |
| 著者 | ○村儀 雅史(日本大学大学院理工学研究科), 佐伯 勝敏, 関根 好文(日本大学理工学部) |
| pages | pp. 391 - 395 |
| keywords | パルス形ハードウェアニューロンモデル, 2次元ニューラルネットワーク, パルス伝搬, 固有周期, 不応期 |
| abstract | 我々は，生体の刺激活動を模した細胞体のモデルであるパルス形ハードウェアニューロンモデルを用いて、ニューラルネットワークを構築することを目的に研究を行っている。今回、パルス形ハードウェアニューロンモデルとシナプスモデルを用いて，2次元ニューラルネットワークを構成し，そのパルス伝搬特性についてシミュレーションによる検討を行った。その結果、外周部及び内部の各パルス形ハードウェアニューロンモデルのパルス出力周期や，応答特性及び，ネットワーク内をパルスが伝搬する経路を決める要因の一つに，外周部の固有周期すなわち入力位置及び，内部の不応期が影響することを示唆した。 |
| 題名 | CCを用いた高次電流モードフィルタの実現 |
| 著者 | ○田村 誠一郎(鳥取大学大学院工学研究科電気電子工学専攻), 石田 雅(鳥取大学総合情報処理センター), 副井 裕(鳥取大学工学部電気電子工学科) |
| pages | pp. 397 - 401 |
| keywords | giren |
| abstract | 近年,低消費電力,広いダイナミックレンジなどの利点がある電流モードフィルタが提案されている.本稿ではCC��(second generation current conveyor),CFCC��(current follower CC��)を用いた1次と2次電流モードフィルタを提案する.ここで2次フィルタについては素子数が少ない回路構成と素子数が多くなるが素子値に利点がある回路構成の2種類を提案する.また提案したフィルタを縦続接続することにより５次バタワースLPFを実現し,PSpiceシミュレーションと理論解析とを比較した. |
| 題名 | FTFNとOTAを用いたイミタンス変換器の一構成 |
| 著者 | ○石川 恵一(鳥取大学大学院工学研究科電気電子工学専攻信号処理研究室), 内村 雅哉(鳥取大学工学部電気電子工学科信号処理研究室), 石田 雅(鳥取大学総合情報処理センター), 副井 裕(鳥取大学工学部電気電子工学科) |
| pages | pp. 403 - 407 |
| keywords | cc2ad844 |
| abstract | アナログ信号処理の分野において能動素子を用いたイミタンスシミュレータに関する論文が数多く報告されている．これらの内，OTAを用いたGyratorとコンデンサにより構成されたインダクタンスシミュレーション回路は消費電力，利用する周波数帯域，使用受動素子数等の面で優れた特性を示している．また，近年，能動素子としてFTFNが注目されている．しかし，イミタンス変換器に関する論文はあまり検討されていない．本論文では，FTFNを2個用いた各種イミタンス変換器の新しい構成法を基としFTFN 2個とOTA 1個と接地型受動素子1個で構成されるGyratorの構成を提案する．更に，本基本構成回路へFTFNで構成される挿入回路を順次付加していくことにより，一般的なイミタンス変換回路が得られることを明らかにしている． |
| 題名 | トップダウン設計を目的とするPLLのVerilog-Aによるモデル化とシミュレーション |
| 著者 | ○大浦 崇央(静岡大学電子科学研究科), 平工 泰之(静岡大学理工学研究科), 鈴木 勉(静岡大学電子科学研究科), 浅井 秀樹(静岡大学電子科学研究科、静岡大学理工学研究科、静岡大学工学部システム工学科) |
| pages | pp. 409 - 414 |
| keywords | アナログHDL, Verilog-A, 回路シミュレーション, PLL |
| abstract | 本報告では，PLLの構成要素に電源電圧の影響を考慮したVerilog-Aでの記述方法を示す．PLLを構成する回路であるVCO，チャージポンプの電源電圧変動への影響を示し，Verilog-Aの動作記述に導入する．そして，Verilog-Aとトランジスタでの設計した回路との比較を行い，動作記述の妥当性を示すとともに，Verilog-Aを用いる設計の有効性を示す．本記述方法により，アナログ/ディジタル混載回路の実際的な上位レベルのシミュレーションが可能となり，トップダウン設計を容易にするものとなる． |
| 題名 | 進化的グラフ生成手法に基づくカレントミラー回路の合成 |
| 著者 | ○夏井 雅典, 本間 尚文, 青木 孝文(東北大学大学院情報科学研究科), 樋口 龍雄(東北工業大学工学部) |
| pages | pp. 415 - 420 |
| keywords | 回路設計, 進化的計算手法, アナログ回路 |
| abstract | 本論文では，専門知識を用いずに様々な回路構造を創発的に生成する手法として，進化的グラフ生成手法（EGG: Evolutionary Graph Generation）を提案する．EGGは，回路構造をグラフ構造として抽象化し，そのグラフ構造への直接的な構造操作を行うことにより，回路構造の最適化を効率的に実現する．本論文では，EGGに基づくアナログ回路合成システムの構築について述べる．合成対象としてカレントミラーを採用し，合成実験の結果から，目的に応じた様々 な回路構造の進化的合成が可能であることを示す． |
| 題名 | レドックス・マイクロアレーを用いた興奮性反応拡散場の実現 |
| 著者 | ○平塚 眞彦(仙台電波工業高等専門学校 情報通信工学科), 池田 茂, 青木 孝文(東北大学 大学院情報科学研究科), 樋口 龍雄(東北工業大学 工学部) |
| pages | pp. 421 - 426 |
| keywords | 分子コンピューティング, 分子デバイス, 反応拡散系, 非線形ダイナミクス, アナログ集積回路 |
| abstract | The possibility of constructing high-density parallel computing architectures using molecular electronics technology is explored. By employing molecular computing devices, such as artificial catalyst devices, new circuit/system integration could be realized. To clarify the proposed concept, an experimental model of a redox microarray is presented. To implement a multichannel potentiostat that controls a redox microarray, a CMOS integrated circuit of prototype operational amplifiers is fabricated. |
| 題名 | Elastic Graph MatchingのためのディジタルイメージプロセッサLSIのアーキテクチャ |
| 著者 | ○中野 鉄平, 森江 隆(九州工業大学大学院生命体工学研究科) |
| pages | pp. 427 - 432 |
| keywords | 顔認識, 物体認識, Elastic Graph Matching, ディジタルイメージプロセッサLSI |
| abstract | 本論文では，Elastic Graph Matching(EGM)処理を行うディジタルイメージプロセッサLSIのアーキテクチャを提案する．EGMとは，格子状に配置した評価点を入力画像，記憶画像それぞれに設定し，対応する評価点での一致度の高さと格子の歪みの少なさで定義される評価関数が最大になるように，評価点を移動させるというマッチング手法である．評価点を移動させて比較するため，対象物の変化に頑健であるという特長がある．提案アーキテクチャは，格子点周辺の一致度データを効率的に管理することで，計算ステップを削減できる．50MHz動作を仮定すると，1回のマッチング処理を0.457ミリ秒で実行できることが見積もられた． |
| 題名 | MC-CDMAとW-CDMAの等価表現にもとづくFFTを用いたHSDPAの一括逆拡散法 |
| 著者 | ○中村 聡太, 西川 清史(東京都立大学大学院工学研究科電気工学専攻) |
| pages | pp. 433 - 438 |
| keywords | FFT, W-CDMA, MC-CDMA, OFDM |
| abstract | W-CDMA（Wideband Code Division Multiple Access）のHSDPA（High Speed Downlink Packet Access）では， OVSF符号を用いたマルチコード伝送により高速な伝送を実現している． しかし，受信側では多重コード数に応じて複数のOVSF符号により受信信号をそれぞれ逆拡散しなければならないため，逆拡散処理が複雑となる． 本稿では，OVSF符号の周期性を考慮し，高速フーリエ変換（FFT）を用いて一括に逆拡散することにより，逆拡散処理を軽減する方法を提案する． |
| 題名 | ΔΣ変調信号を用いたディジタル周波数合成手法の検討 |
| 著者 | ○折野 裕一郎, 黒澤 実(東京工業大学 総合理工学研究科), 片桐 崇(すてきな(有)) |
| pages | pp. 439 - 443 |
| keywords | DDS, ΔΣ変調, ディジタル周波数合成, 1ビット信号 |
| abstract | 任意の周波数の信号を得る方法として、ΔΣ変調信号列をDDS(Direct Digital Synthesis)の位相増分に用いる手法を提案し検討する。本手法ではΔΣ変調の効果で位相値のLSB以下の指示が可能となり、これによりスプリアスの原因となり得る位相丸めを行わずに出力周波数分解能の向上が図れる。さらにクロックより十分低い周波数域では一種の平滑効果が得られ、同クロックで理想的に線形補間を行うより広いSFDRが得られることを、1 ビットのΔΣ変調信号を用いたシミュレーションの結果として示す。これらの特徴から、高周波数分解能でかつ高品質な信号合成を小規模な回路で実現できる可能性を述べる。 |
| 題名 | Theory of the optimum approximation of vector-signals that must be useful in many fields of signal processing in bio-informatics |
| 著者 | Yuichi Kida(Hitachi Ltd.), ○Takuro Kida(Nihon University) |
| pages | pp. 445 - 450 |
| keywords | vector-signal, best approximation |
| abstract | Recently, NMR experiment shows that the analysis of the 3-dimensional structure of prion-protein becomes important in the field of prion disease such as BSE (bovine spongiform encephalopathy). Further, in DNA analysis, it is required to approximate DNA subsequences by linear combinations of analog base functions corresponding to nucleotide bases $\{A,C,G,T\}$ and approximate these DNA subsequences based on sample values at decimated sample points arranged non-uniformly. In this paper, we present generalized optimum approximation for a certain set of vector-signals that must be useful in many fields of signal processing in bio-informatics mentioned above. The presented approximation is quite flexible in choosing sample points and linear pre-processing. The number of variables for a signal and its generalized spectrum are different, in general. In this analysis, we consider the set of vector-signals such that the generalized spectrums have weight-ed norms smaller than a given positive number. The presented approximation minimizes various worst-case measure of approximation error at the same time among all the linear and the nonlinear approximations under the same conditions. |
| 題名 | データ依存型フィルタを前処理に導入した誤差拡散法 |
| 著者 | ○華岡 千尋, 田口 亮(武蔵工業大学工学部電気電子情報工学科) |
| pages | pp. 451 - 456 |
| keywords | ディザ法, 誤差拡散法, 等色領域, データ依存型処理 |
| abstract | 多階調ディジタル画像を2階調(白黒)のデバイスに出力する際に、濃淡を擬似的に表現するハーフトーン処理が行われ、代表的なものとして誤差拡散法が挙げられる。この誤差拡散法の問題は、信号が急激に変化する部分の、変化後の部分がハーフトーン化されないことである。このことにより、白から黒へのエッジでは黒の等色領域が、黒から白へのエッジでは白の等色領域が発生する。本論文では、等色領域を回避する新しい方法の提案を行う。等色領域が走査方向前方に対して、その値が不適当な量子化誤差を拡散することによって生じる。そこで、そのことを防ぐために、入力画像の等色領域が発生すると判断されるエッジ部分を予め平滑化フィルタによって、削っておき、走査方向前方の異なった値をもつ領域に対する量子化誤差値の不適当さを抑えることを考える。また、入力画像のボケを防ぐためにフィルタ処理を等色領域を回避することに限定するデータ依存型処理とする。提案する手法は、誤差拡散法に簡単な前処理用のデータ依存型フィルタを導入しただけで、等色領域の回避を可能とした優れた方法である。 |
| 題名 | 拡張誤差拡散法の特性解析 |
| 著者 | ○阿部 淑人(新潟県工業技術総合研究所) |
| pages | pp. 457 - 462 |
| keywords | image processing, halftoning, error diffusion, mean density approximation |
| abstract | This paper describes an enhancement of Error Di usion Method and its characteristics. The enhanced Error Di usion includes Mean Density Approximation Method. We can easily tune sharpness of halftone images by designing two feedback filters. Some examples of halftoned images and parameter dependency are also shown. |
| 題名 | 分枝限定法を用いた誤差フィードバック係数の離散最適化 |
| 著者 | ○中本 昌由, 前嶋 勇志, 雛元 孝夫(広島大学大学院工学研究科) |
| pages | pp. 463 - 468 |
| keywords | 巡回型ディジタルフィルタ, 誤差フィードバック回路, 丸め雑音, 分枝限定法, 緩和問題 |
| abstract | 本論文では，誤差フィードバック係数を有限語長で最適化する問題について論じるている．提案手法では，緩和問題の下界値評価を用いた分枝限定法をこの問題に適用し，最適な離散係数の誤差フィードバック回路を設計する．本設計法の特長は，設計された離散係数の最適性が保証され，厳密解が得られる点にある． 数値例では，本アルゴリズムを用いて設計した有限語長誤差FB回路と連続値係数の単純丸めによる結果を比較し，本手法の有効性を検証している． |
| 題名 | フィールドスケーラブル映像符号化のための完全再構成デインタレーサバンク |
| 著者 | ○石田 拓麿, 村松 正吾, 北川 大輔, 小林 信介, 菊池 久和(新潟大学工学部電気電子工学科) |
| pages | pp. 469 - 474 |
| keywords | SNRスケーラブル, 時空間スケーラブル, 可逆デインタレース処理, デインタレーサバンク |
| abstract | 時空間スケーラブル映像符号化のための新たなツールとして，完全再構成デインタレーサバンクを提案する．これは，入力プログレッシブ映像のフレームレートを半分にした二つのプログレッシブ映像に分解し，かつ，中間フォーマットとしてインタレース映像を与える新たなフィルタバンクである．従来のフィルタバンクとは異なり，筆者らが先に提案した可逆デインタレース処理を用い多次元特有の方法で構成されている．本報告では，インタレース映像として二種類について検討している．一つは広く利用されている時間垂直Quincunx(ラインベース)方式であり，一方はFCO(ポイントベース)方式である．また，これらのデインタレーサバンクを利用した新たな時空間スケーラブル映像符号化を提案する．筆者らはこれをフィールドスケーラブル映像符号化と呼ぶことにする．本手法により，基本レイヤのみで半分のレートのプログレッシブ映像とインタレース映像の復号が，拡張レイヤを追加することで原映像の復号が可能となる．いくつかの符号化実験結果により本手法の有効性を確認する． |
| 題名 | 離散時間型セルラニューラルネットワークを用いた分離型2次元リフティングによるロスレス画像符号化 |
| 著者 | ○川上 航平, 青森 久(上智大学 理工学部 電気・電子工学科), 高橋 伸彰(日本IBM(株)), 大竹 敢, 田中 衞(上智大学 理工学部 電気・電子工学科) |
| pages | pp. 475 - 480 |
| keywords | 離散時間型セルラニューラルネットワーク, リフティング, ウェーブレット変換, ロスレス画像符号化, 画像補間 |
| abstract | lifting方式は双直交Waveletを構築する1つの手法であり, 従来の周波数領域に基づく符号化を空間領域での補間として考えることができる. 本論文では, 離散時間型セルラニューラルネットワーク(DT-CNN)を用いた分離型2次元liftingに基づくlossless画像符号化手法を提案する. 従来のlifting方式では, 最適な線形フィルタが使用されるが, 係数の整数化のためのround-off演算子については考慮されていない. それに対し, 提案手法では, DT-CNNの出力関数として多値量子化関数を用いることによって, 量子化誤差を考慮した最適な補間処理が実現できる. シミュレーションでは, 様々な標準画像に関して実験を行い,従来の手法と比較して符号化性能が改善されていることが示された. |
| 題名 | カメラの動きを使った動き予測のMPEG-4への適用 |
| 著者 | ○岡村 怜王奈, 小林 和淑, 小野寺 秀俊(京都大学大学院情報学研究科通信情報システム専攻) |
| pages | pp. 481 - 485 |
| keywords | MPEG, 携帯機器, 省演算量, 低消費電力 |
| abstract | LSIの微細化による高集積化、高速化、低消費電力化、およびその設計技術の進化に支えられ、携帯型の情報通信機器でリアルタイムに映像を圧縮することが現実的になりつつある。しかし、携帯型機器での動画像符号化には低消費電力と高圧縮率という相反する要求を実現する必要がある。本研究では、携帯機器で撮像と同時に動画像の符号化を行うと、撮像時のカメラの空間的な動きを利用することができることに注目し、カメラの動きを利用して少ない演算量で高圧縮率を実現する動画像符号化手法を提案する。 提案手法では、静止物体のみが存在する動画像において, 既存の高速アルゴリズムに比べて45\%の演算量であるにもかかわらず, 圧縮後の画質は, 全探索手法と同等かそれ以上であることがわかったた. |
| 題名 | Wedgelet分解における輪郭線の連続性を考慮した画像圧縮法 |
| 著者 | ○加納 知宜, 市毛 弘一, 石井 六哉(横浜国立大学大学院工学府) |
| pages | pp. 487 - 492 |
| keywords | Wedgelet, 画像圧縮, エッジ情報 |
| abstract | 画像圧縮技術は，自然画像圧縮を目的とするJPEGやJPEG2000方式，人工画像圧縮を目的とするGIF方式などに大別される．また画像認識において輪郭部は，重要な情報である．Wedgeletは輪郭情報を保存するうえですぐれた圧縮法として提案されている． 本論文では，輪郭線の連続性に着目し，単純な2値画像を用いて，輪郭線の連続性を保持しつつ，画質を向上させることができるように領域を分割し，輪郭線を決定するアルゴリズムを提案する．これらのアルゴリズムをもとに近似画像を構成することで，ビットレートを低く抑えつつも，視覚的にも誤差関数による評価からも画質の高い近似画像を得ることができる． |
| 題名 | 準正則メッシュを用いた3次元モデルの類似性検出 |
| 著者 | ○アフラリ アリレザ(新潟大学工学部電気電子工学科), 奥田 正浩(北九州市立大学国際環境工学部情報メディア工学), 菊池 久和(新潟大学工学部電気電子工学科) |
| pages | pp. 493 - 498 |
| keywords | 類似性検出, 準正則メッシュ, 形状関数, 最短パス |
| abstract | 近年様々な分野で3次元モデルの需要が増化し，CADやwebコンテンツなどで多くの3次元モデルが用いられている。そこでこれらのモデルを効率よく管理する目的で類似性検出が注目を浴びている。 しかし，この分野の研究はまだ始まったばかりである。特徴ベクトルを比較して相違度を計算する手法はいくつか提案されているが，検出システムの入力や計算量の少ない形状特徴ベクトルの抽出，少ない次数のベクトルでの特徴記述など，いまだ数多くの問題が残されている。本研究では提案する手法は，正則メッシュでの3次元モデル近似と，類似性検出法からなる。非正則な3次元メッシュを準正則メッシュへ変換（リメッシュ）し，得られた準正則メッシュに対して最短パスを求め形状関数を生成する。その形状関数の相違度の大小で相似性を検証する。 |
| 題名 | ウェーブレット係数のクラスタリングによるキーフレーム選択 |
| 著者 | ○長谷部 聡, 南雲 真(新潟大学大学院自然科学研究科), 村松 正吾, 菊池 久和(新潟大学工学部電器電子工学科) |
| pages | pp. 499 - 504 |
| keywords | Video Indexing, Key Frame Abstaction, Clustering, Wavelets |
| abstract | 本稿では与えられた動画像からキーフレームを選択する手法を提案する．本研究に特徴的な点はすべての処理をウェーブレット変換領域で行っていることである．はじめにショット境界検出を行ない，その結果から初期キーフレームを生成する．次に初期キーフレームからクラスタリングによりキーフレームを選択する．性能評価のために処理時間を測定し，適合率を計算した．その結果，提案手法は他手法と同等の結果をより短時間で得られることが分かった． |
| 題名 | CCDカメラのためのカラー画像信号の補間 |
| 著者 | ○大場 千尋, 田口 亮(武蔵工業大学工学部電気電子情報工学科) |
| pages | pp. 505 - 510 |
| keywords | CCDカメラ, Bayerパターン, 補間法 |
| abstract | 単板式のCCDカメラでは、色情報を得るために3色のフィルタがCCDチップの上に空間的に配置されている。よって、各画素では1色の情報しかセンシングできない。カラー画像を得るためには、当然、全画素でR,G,B3色の情報が必要なことから、欠落している色成分は補間によって得ることになる。Bayerパターンのための補間法は種々提案されているが、その中で適応的カラープレーン補間(ACPI)法が優れた方法であることが知られている。ACPI法の補間値は基本的には同色成分の双線形補間値であり、その補間値に他の色成分の2次導関数値（ラプラシアン値）が加えられ算出される。よって、この方法を改良するポイントは2点で、1点目は同色成分の双線形補間値をもっと適切な値にする工夫であり、もう一つのポイントは他の2次導関数値の利用をこれまで以上に適切に行うことである。本論文では2つの点からの改良法を実際に明らかにし、その有効性の検証を行った。 |
| 題名 | DWTを用いる画質保証型電子透かし法の一般化に関する検討 |
| 著者 | ○藤吉 正明, 貴家 仁志(東京都立大学大学院工学研究科電気工学専攻) |
| pages | pp. 511 - 516 |
| keywords | DWT, 画質保証, 電子透かし |
| abstract | 本稿では離散ウェーブレット変換領域で任意の複数のサブバンドに透かし系列を埋める画質保証型電子透かし法を提案している．画質保証型電子透かし法は指定画質を有する透かし画像を，画像によらず，かつ，試行錯誤なく自動的に生成する特徴を有する．提案法は従来法同様，画質保証型および透かし系列抽出に原画像を要さない非参照型であると同時に，従来法が埋込み対象サブバンドと透かし系列とに持つ制約を取り除く一般化された手法である． |
| 題名 | モジュール配置に基づいた空部屋数極小フロアプラン |
| 著者 | ○児玉 親亮, 藤吉 邦洋, 古賀 哲平(東京農工大学) |
| pages | pp. 517 - 522 |
| keywords | Sequence-pair, フロアプラン, 空き部屋, Gridding, 隣接交差 |
| abstract | 与えられたモジュール配置から配線領域を決定するには、 モジュール配置から矩形パッキング表現のsequence-pairを得て、 これをフロアプランに変換する方法が考えられる。 しかし従来手法でsequence-pairを得ると、無駄な領域（空き部屋）を 最大O(n^2)個生成するので好ましくない。 そこで本稿で空き部屋数がO(n)個であるフロアプランに 変換可能なsequence-pairを、O(nlogn)時間にて得る手法を提案し、 更に、得られたフロアプランの分割線を融合して空き部屋をできるだけ消去するという 問題を定式化し、この問題の最適解を線形時間で求める手法を提案する。 |
| 題名 | ゲートアレイを対象としたモジュール配置へのSOM-SA混成手法の適用 |
| 著者 | ○重井 徳貴, 宮島 廣美(鹿児島大学工学部) |
| pages | pp. 523 - 528 |
| keywords | モジュール配置, ゲートアレイ, Kohonenの自己組織化マップ, Simulated Annealing |
| abstract | 本研究では、ゲートアレイ構造を対象としたモジュール配置問題において、Kohonen の自己組織化マップ(SOM) と Simulated Annealing (SA) を組み合わせた混成手法SOM-SAについて検討する。最適に近い解を見つける能力にすぐれるが計算時間がかかるSAと、ある程度の解を高速に求めることができるSOMを組み合せることで、計算時間と探索能力の両面において効果的な手法を実現することがそのねらいである。シミュレーションの結果、1)SOMの解のランダム改善は限界があるのに対し、 SOM-SAはその限界をこえられること、2)SOM-SAは純粋なSAよりも短い時間で同程度の解を与えられることを示す。 |
| 題名 | 遅延挿入による準同期式回路のクロック周期最小化手法 |
| 著者 | ○小平 行秀, 高橋 篤司(東京工業大学大学院 理工学研究科 集積システム専攻) |
| pages | pp. 529 - 534 |
| keywords | 準同期式回路, 限界最小クロック周期, 遅延挿入, 遅延余裕量, 遅延要求量 |
| abstract | レジスタ間の遅延が与えたれた時、各レジスタに任意のタイミングでクロックが供給できるとした場合、回路が動作するための最小クロック周期が定まる。この最小クロック周期は、回路に遅延を挿入することにより、下げられる可能性がある。遅延挿入により達成できる最小クロック周期を限界最小クロック周期と呼ぶ。本研究では、各素子が一意の遅延値を有しているという仮定の下で、各レジスタにクロックタイミングを割り当てた後、各配線に対する遅延余裕量と遅延要求量を元に回路に遅延を挿入することにより、限界最小クロック周期を達成できる手法を提案する。また、既存手法と比べ、挿入する遅延量、計算時間が抑えられることを示す。 |
| 題名 | 2層BGAパッケージ配線の概略経路自動生成 |
| 著者 | 久保 ゆき子(北九州市立大学 国際環境工学部 情報メディア工学科), ○高橋 篤司(東京工業大学 理工学研究科 集積システム専攻) |
| pages | pp. 535 - 540 |
| keywords | LSIパッケージ, 概略配線, 配線経路自動生成 |
| abstract | 本稿では，フィンガーが存在する配線層とボールが存在する配線層，計2層のパッケージ配線層に対し，デザインルールを考慮しながら概略経路を自動生成する手法を提案する．ボール，フィンガーともその位置，ネット割り当ては入力として与えられる．概略配線経路は概略ビア位置が決定すると一意に定まるので，本稿で提案するアルゴリズムは配線長，配線混雑度を考慮しながら概略ビア位置 を決定することにより概略配線経路の生成を実現する．本稿で提案するアルゴリズムをプログラム実装し，簡単なデータに適用したところ，配線長が短く，配線混雑度が均等化された概略配線経路が得られることを示す． |
| 題名 | (招待)コンフィギュラブル・プロセッサ生成技術の現状と今後の展望 |
| 著者 | ○今井 正治, 武内 良典(大阪大学) |
| pages | pp. 541 - 548 |
| 題名 | Asynchronous Datapath Synthesis Based on Binding Space Exploration |
| 著者 | ○Koji Ohashi, Mineo Kaneko(Japan Advanced Institute of Science and Technology) |
| pages | pp. 549 - 554 |
| keywords | asynchronous system, schedule, datapath synthesis |
| abstract | This paper treats scheduling and datapath synthesis for asynchronous systems. Especially we introduce scheduling under a specified assignment of operation to functional unit and data to register for asynchronous systems, and incorporate it into Simulated Annealing exploration of assignment solution space. By our method, more aggressive register sharing is allowed than conventional method does. As a result, it provides us a larger solution space for optimizing area--time tradeoff. |
| 題名 | 動作合成前後の動作記述とRTL記述の論理等価性検証 |
| 著者 | ○竹中 崇, 向山 輝, 若林 一敏(日本電気), 中田勝, 前川 晃, 山際 肇(北陸日本電気ソフトウェア) |
| pages | pp. 555 - 560 |
| keywords | 形式検証, 等価検証, 動作合成 |
| abstract | 本論文では，動作合成前後の動作記述とRTL記述に対して、その等価性を形式 的に検証する手法について述べる．本論文で述べる等価検証法は，まず，動作 記述，RTL記述をそれぞれ EFSM でモデル化する．つぎに、2つのEFSMの対応関 係を動作合成システムより出力させる．ワードレベルシンボルシミュレーショ ンでそれぞれの動作内容を抽出し，論理等価性判定エンジンで動作内容が等価 であることを確める．実際に，弊社で開発，運用している動作合成システム向けに等価検証シ ステムを開発した． |
| 題名 | バスアクセス方式およびバス調停方式の最適化を支援するバスシステム設計支援ツールの提案 |
| 著者 | 北口 智, ○谷本 匡亮, 中田 明夫, 東野 輝夫(大阪大学大学院情報科学研究科) |
| pages | pp. 561 - 566 |
| keywords | バスシステム, 性能解析, 設計方法論, バス調停方針, 最適化 |
| abstract | システムLSIの設計においては，リアルタイム制約を満たす バスシステムの設計がますます重要になってきている． システム言語の提案などによりバスシステムを直接記述し シミュレーションにて性能解析を行う事が可能となってきたが， 性能を満たさない場合，バストポロジー，バス調停方針および バスアクセスメソッドやバスプロトコル等，様々な変更を行って， 性能を改善する必要がある．しかし，それらの変更を行う度に シミュレーションモデルを人手で修正する必要があり，効率が 非常に悪い．本研究では，それらの変更を容易化する設計方法論 を提案する．また，それらの変更を反映したシミュレーション コードの自動生成を行う設計支援ツールの概要やその使用例 について述べる． |
| 題名 | オンチップ伝送線路のリターン電流分布が信号波形に与える影響 - 平衡・不平衡伝送の比較 - |
| 著者 | ○土谷 亮, 橋本 昌宜, 小野寺 秀俊(京都大学) |
| pages | pp. 567 - 572 |
| keywords | 伝送線路, リターン電流, 波形歪み |
| abstract | 本稿では，リターン電流の分布が信号波形に及ぼす影響について議論する． 従来，オンチップ伝送線路の議論では 信号配線に隣接するグラウンド配線が電流リターンパスと仮定されてきた． しかし，実際には信号配線から離れたグラウンド配線や 信号配線の下層にあるグラウンド配線にもリターン電流が流れる． リターン電流の分布は周波数に依存するため，リターンパスを含めた ループ抵抗・ループインダクタンスが周波数依存性を持つ． 本稿ではリターン電流分布に起因する配線特性の周波数依存性が 時間領域の信号波形に及ぼす影響について議論し， リターン電流分布が信号波形に強く影響することを示す． また，リターン電流分布の点から平衡(差動)線路と不平衡(シングルエンド)線路の比較を行ない， 平衡線路に優位性があることを示す． |
| 題名 | VLSIの性能向上と安定動作に寄与する新しい電源分配回路技術 |
| 著者 | ○遠矢 弘和(日本電気（株）中央研究所 生産技術研究所) |
| pages | pp. 573 - 578 |
| keywords | VLSI設計 , 電源分配回路, 電源デカップリング, 電磁干渉 |
| abstract | VLSIの性能向上と安定動作に、電源分配回路が大きく影響することは良く知られているが、電源分配回路をどのようにして改善すべきかについての研究例は少ない。電源デカップリングを強化すると電磁干渉が抑制されるが、VLSIから見た電源インピーダンスが高くなるため、総合的にVLSIの性能向上と安定動作を可能とする電源分配回路の設計法は未解決のままとなっている。本論文では、我々が開発中の低インピーダンスを有する線路構造素子（LILC: low impedance line structure component）を電源分配回路に使用することが、VLSIの性能の向上と動作の安定化に非常に効果的であることについて述べる |
| 題名 | SIMD型プロセッサコア向けHW/SW分割における内部演算並列度最適化手法 |
| 著者 | ○川津 秀樹, 宮岡 祐一郎(早稲田大学理工学部コンピュータ・ネットワーク工学科), 戸川 望(北九州市立大学国際環境工学部情報メディア工学科), 柳澤 政生, 大附 辰夫(早稲田大学理工学部コンピュータ・ネットワーク工学科) |
| pages | pp. 579 - 584 |
| keywords | HW/SW協調合成, HW/SW分割, 内部演算並列度, SIMD型命令, SIMD型演算器 |
| abstract | 本稿では，SIMD型プロセッサコア向けHW/SW分割における内部演算並列度最適化手法を提案する．例えば，8ビット4並列演算を1ステップで実行していたSIMD型命令を，その命令を実行していた演算器の構成を8ビット2並列の演算しかできないように変更し，8ビット2並列演算を2ステップ実行するように命令を変換する．これによりアプリケーション実行時間は増加してしまうが，演算器の面積を減少することができ，プロセッサコアの面積を減少させることが可能となる．提案手法ではこのような処理を時間制約を満たす間繰り返し実行することにより，プロセッサコアの面積を削減する手法である．計算機実験により提案手法を評価し結果を報告する． |
| 題名 | RTOS-Centric Hardware/Software Cosimulator |
| 著者 | Shinya Honda, Takayuki Wakabayashi(Toyohashi University of Technology), ○Hiroyuki Tomiyama, Hiroaki Takada(Nagoya University) |
| pages | pp. 585 - 590 |
| keywords | Cosimulation, Real-Time Operating Systems, Embedded Systems |
| abstract | This paper presents an RTOS-centric cosimulator which we have developed for embedded system design. One of the most remarkable features in our cosimulator is that it has a complete simulation model of an RTOS which is widely used in industry, so that application tasks including RTOS service calls are natively executed on a host computer. Our cosimulator also features cosimulation with functional simulation models of hardware written in C/C++ and cosimulation with HDL simulators. A case study with a JPEG decoder application demonstrates the effectiveness of our cosimulator. |
| 題名 | マルチエージェントネットによるモジュラーなハイブリッドダイナミカルシステムのシミュレーション |
| 著者 | ○宮本 俊幸, 熊谷 貞俊(大阪大学 大学院工学研究科 電気工学専攻) |
| pages | pp. 591 - 596 |
| keywords | ハイブリッドダイナミカルシステム, ペトリネット |
| abstract | ペトリネットは非同期並行システムの記述言語として知られている．通常のプ レース／トランジションネットではその記述能力の低さから様々な拡張がこれ までなされている．拡張ペトリネットの代表例として色付ペトリネット(以降 CPN)がある．CPNではトークンに属性を持たせることを許すことにより，記述 能力を高めている． 我々はCPNをさらに拡張したマルチエージェントネット(以降 MAN)を提案し， MANの実行環境の開発を行ってきた．ペトリネットからCPNへの拡張がトークン に対して色を付けることにあるとすると，CPNからMANへの拡張は，ネット自体 も色を持つことにある．ネットが色を持つとすると，ネットとトークンを共に オブジェクトと見なすことができ，あるネット中のトークンが別のネットであ るような表現が可能となる． MANでモデル化されたシステムをシミュレーションするための実行環境として， これまでにJava言語のクラスライブラリとネットエディタを作成している．ク ラスライブラリでは，ガードと呼ばれるトランジションの発火条件や，アクショ ンと呼ばれるトランジションの発火時に実行される手続きをトランジションに 付加することをサポートしており，複雑なシステムの挙動も記述することがで きる． 一方，近年離散事象システムと連続変数システムが混在するシステムの解析・ 設計・制御が注目されている．一般に，離散変数と連続変数が混在するシステ ムはハイブリッドダイナミカルシステム(以降 HDS)と呼ばれる．HDSの記述言 語としてハイブリッドペトリネット(以降 HPN)がある．従来のペトリネットで はその状態を表すトークンの個数が非負整数値をとり，トランジションの発火 が一瞬に起るという前提があった．非負実数のトークンと連続的に発火するト ランジションを導入したのがHPNである． 大規模システムの設計を考える場合，システム全体を一つのモデルで記述する のではなく，モジュールに分割し，モジュール毎に記述する方が資源の再利用， 設計の簡単化の点で有利である．MANは複数のエージェントネットの組合わせ によりシステム全体を構成する手法を提供しているためモジュラーなシステム の記述において有効であると考えられる．また，階層構造を用いて制御システ ムの制御器と制御対象を別々にモデル化・組み合わせることが可能である．そ こで本稿では，MANによりHPNを模倣する方法を提案する．そして、交通信号網 の制御を例にとりモジュラーなHDSのMANによる実現例を示す． |
| 題名 | 制約論理プログラミングによるハイブリッドシステムのパラメータ設計 |
| 著者 | ○平石 邦彦, 石川 礼(北陸先端科学技術大学院大学 情報科学研究科) |
| pages | pp. 597 - 602 |
| keywords | ハイブリッドシステム, パラメータ設計, 制約論理プログラミング |
| abstract | 本研究では，ハイブリッドシステムにおけるパラメータ設計問題を，連続および離散変数上の制約条件を述語とする一階述語論理式を真にする変数の値を決定する問題として定式化する．そして，論理的制約と数値的制約の両方をもつような制約充足問題を解くための処理系である制約論理プログラミング(CLP: Constraint Logic Programming)に着目し，それを用いたパラメータ設計問題の解法を提案する．具体的には，時相論理式により記述されたシステムの動作仕様与えたとき，それを満たすようなパラメータの値をＣＬＰにより計算する方法を提案する． |
| 題名 | Sensor Parameter Optimization for PLC Based Control Systems |
| 著者 | ○Eiji Konaka, Takashi Mutou, Tatsuya Suzuki, Shigeru Okuma(Nagoya University) |
| pages | pp. 603 - 608 |
| keywords | Programmable Logic Controller, Hybrid Dynamical System, Parameter Optimization |
| abstract | Programmable Logic Controller (PLC) has been widely used in the industrial control as the controller for the manufacturing system, process control, and so on. This paper firstly presents the formal algebraic model of the PLC-based control systems which enable the designer to formulate the various kinds of optimization problem. Secondly, the optimization problem of the `sensor parameters', such as the location of the limit switch in the material handling system, is addressed. We formulate this problem by extending the proposed algebraic form with regarding the sensor parameters as `constant states', and by transforming the extended model into the Mixed Logical Dynamical Systems (MLDS) form. This formulation enables us to optimize the sensor parameters by applying the Mixed Integer Programming. |
| 題名 | MLDシステムを用いた遺伝子ネットワークの相互作用推定と制御 |
| 著者 | ○中山 英生, 田中 寛人, 潮 俊光(大阪大学大学院基礎工学研究科) |
| pages | pp. 609 - 614 |
| keywords | MLDシステム, ハイブリッドダイナミカルシステム, 遺伝子ネットワーク, 連続時間スイッチングネットワーク, 相互作用推定 |
| abstract | 本報告では遺伝子ネットワークのモデルの1つである連続時間スイッチングネットワークモデルを対象とする．このモデルは区分線形モデルであり，ハイブリッドダイナミカルシステムとしての取り扱いが可能である．また，ハイブリッドダイナミカルシステムのあるクラスを表現できるものとして，Bemporad と Morari によって提案された混合論理動的(MLD)システムがある．本報告では連続時間スイッチングネットワークに対して，このMLDシステムを適用し，遺伝子間の相互作用推定問題や，人工的に遺伝子を付加した場合の制御問題について考察する． |
| 題名 | A Homotopy Method Using Nonlinear Auxiliary Function |
| 著者 | Yasuaki Inoue(Waseda University), ○Yu Imai, Makoto Ando, Kiyotaka Yamamura(Chuo University) |
| pages | pp. 615 - 620 |
| keywords | circuit simulation, homotopy method, homotopy function, auxiliary function, nonlinear function |
| abstract | Finding DC operating points of transistor circuits is a very important and difficult task. For efficiency of globally convergent homotopy methods, it is important to construct an appropriate homotopy function. In conventional homotopy methods, linear auxiliary functions have been commonly used. In this paper, a homotopy method using some nonlinear auxiliary function is proposed. The proposed method utilizes a nonlinear function closely related to circuit equations to be solved, so that it efficiently finds DC operating points of practical transistor circuits. Numerical examples show the effectiveness of the proposed algorithm. |
| 題名 | 偏った初期集団生成による並列分散遺伝アルゴリズムの探索空間割当 |
| 著者 | 山城 成彦, ○名嘉村 盛和, Yiyuan Gong(琉球大学工学部情報工学科), 翁長 健治(デジタル社会総合研究所) |
| pages | pp. 621 - 626 |
| keywords | 並列分散遺伝アルゴリズム, 探索履歴, 初期集団 |
| abstract | 本論文では，大規模組合せ最適化問題を効率良く解くために，探索履歴に基づく初期集団生成法を用いた並列分散遺伝アルゴリズムを提案する．提案手法はマスタースレーブ方式で、マスターノードでスレーブノードの探索履歴を管理することで，スレーブノードの再スタート時における初期集団を効率良く割り当てることができる．これにより，探索の当初は全ノードでできるだけ幅広く探索することを試み，探索が進むと，比較的良質の空間を複数のノードで探索することが可能となる． |
| 題名 | 乗り換え案内における経路探索手法とアクセスデータの活用 |
| 著者 | ○半田 恵一, 田中 俊明(（株）東芝 研究開発センター) |
| pages | pp. 627 - 632 |
| keywords | 経路探索, 最短パス, 乗り換え案内 |
| abstract | 電車や飛行機等の乗り換え案内サービスにおける経路探索には実用 上の様々な制約条件が伴う。また経路の良さにも、所要時間、乗り 換え回数、料金などユーザや利用目的によって様々な評価基準があ る。これらの制約条件や評価基準を考慮に入れ、筆者らは第1〜K最 短パスを求めるアルゴリズムをもとに多様な代替経路を高速に検索 するエンジンを開発した。当エンジンは経路探索、時間割当、料金 計算という一連の機能からなる。本稿ではその経路探索手法に焦点 を絞り、実用的な観点から経路の質を高めるために行った種々の工 夫について述べる。また、高速化のための１手法として、アクセス データを活用する方法を提案する。 |
| 題名 | 定数次数を持つ耐故障メッシュについて |
| 著者 | ○山田 敏規(埼玉大学 工学部 情報システム工学科) |
| pages | pp. 633 - 638 |
| keywords | 耐故障グラフ, 有向パス, メッシュ, タワーグラフ, 定数次数 |
| abstract | 小文では，任意の正の整数n,kと任意の正数εに対して， 任意のk点を取り除いた残りのグラフがn点から成る有向パスを含むような n+O(k1+ε)点から成る定数次数のグラフが構成できることを 示す．また，任意の正の整数n,kと任意の正数εに対して， 任意のk点を取り除いた残りのグラフがn点から成る2次元正方メッシュを 含むようなn+O(k2+ε)点から成る定数次数のグラフが 構成できることも示す． |
| 題名 | 点次数の増加上限制約を持つグラフの2点連結化問題 |
| 著者 | ○福岡 孝悟(広島大学工学部 第二類), 間島 利也(広島国際大学 社会環境科学部 情報通信学科), 田岡 智志, 渡邉 敏正(広島大学大学院 工学研究科) |
| pages | pp. 639 - 644 |
| keywords | グラフ, 辺付加問題, 線形時間アルゴリズム, 次数増加制約 |
| abstract | 次数増加に上限を持つ場合の$k$点連結化問題($k$VCA-DC)は次のように定義さ れる: 『単純無向グラフ$G=(V,E)$と$G$ の各点$v \in V$について次数増加上 限$a(v;G)$が与えられたときに, $G$に各点での次数増加上限以下の辺集合を 付加して, 2点連結グラフを構成する. このとき, 付加すべき最小本数の辺集 合を求めよ.』本稿では, 次数増加に上限を持つ場合の2点連結化問題 ($2$VCA-DC)に解が存在するための必要十分条件と線形時間解法を提案する. 解が存在する場合この辺数は, $2$VCAの解の辺数と同じであることも示した. |
| 題名 | 最小節点ランキング全域木問題の計算複雑度 |
| 著者 | ○宮田 敬三, 増山 繁(豊橋技術科学大学 / 知識情報工学系), 中山 慎一(徳島大学 / 総合科学部 自然システム学科) |
| pages | pp. 645 - 650 |
| keywords | NP困難性の証明, 節点ランキング, 近似率, 近似アルゴリズム |
| abstract | 最小節点ランキング全域木問題（MVRST : minimum vertex ranking spanning tree problem）とは，与えられたグラフG上において，節点ランキングが最小となる全域木を求める問題である． 本論文では，MVRSTがNP困難であることを示すために，3次元マッチング問題が，決定問題版のMVRSTへ多項式時間帰着可能であることを示す．その後，MVRSTの近似アルゴリズムを提案し，その計算量と近似率を示す． |
| 題名 | Constant Time Generation of Set Partitions |
| 著者 | Shin-ichi Nakano, ○Shin-ichiro Kawano(Gunma University) |
| pages | pp. 651 - 656 |
| keywords | enumeration, algorithm |
| abstract | In this paper we give a simple algorithmto generate all partitionsof {1,2,...,n} into k non-empty subsets. The number of such partitions is known as the Stirling number of the second kind. The algorithm generates each partition in constant time without repetition. By choosing k=1,2,...,n we can also generate all partitions of {1,2,...,n} into subsets. The number of such partitions is known as the Bell number. |
| 題名 | Efficient Algorithms for Computation of Petri Net Invariants based on Siphon-Traps |
| 著者 | Akihiro Taguchi, ○Satoshi Taoka, Toshimasa Watanabe(Graduate School of Engineering, Hiroshima University) |
| pages | pp. 657 - 662 |
| keywords | Petri nets, P-invariants, minimal supports, siphon-straps, Fourier-Motzkin method |
| abstract | In this paper, we propose an algorithm STFMN for computing minimal-support nonnegative integer invariants: it tries to decrease the number of such candidate vectors in order to overcome this deficiency, by restricting computation of invariants to siphon-traps. It is shown, through experimental results, that STFMN has high possibility of finding, if any, at least one more minimal-support nonnegative integer invariant then any existing algorithms. |