第15回回路とシステム(軽井沢)ワークショップ
プログラム

題名	マルチレート信号処理を利用した擬似カオス信号の長周期性検出
著者	○室谷智也, 堤清文, 阿部幸政, 砂田威士(明治大学大学院理工学研究科), 鎌田弘之(明治大学理工学部)
keywords	擬似カオス, 長周期性, Multirate信号処理, Decimation, 高速推定
abstract	本研究では、Multirate信号処理の技法のひとつである Decimationについて検討し、疑似カオス信号の長周期性に関する高速評価法を提案する。本研究では、数万分の1以上の比率からなるダウンサンプリングを実現する必要があり、エリアジングフィルタ実現に要する記憶容量および演算時間ともに、現在の汎用コンピュータでは処理が困難となる。本研究では離散Fourier変換を変形し、極めて少ない記憶容量と演算時間で、数千万サンプルからなる周期性を従来法の100分の1の時間で推定する方法を提案している。

題名	状態が量子化された積分発火型回路と多重化パルス通信
著者	川崎祥史, ○鳥飼弘幸, 斉藤利通(法政大学工学部情報電気電子工学科)
keywords	積分発火型回路, パルス刺激入力, 量子化, 多重化パルス通信, 符号化
abstract	パルス刺激入力を有し、ベースが周期的に変動する積分発火型回路(以後IFCと略す)とそれを用いた多重化パルス通信について考察を行う。送信側のIFCは状態、発火時刻が量子化され、超安定周期パルス列(以後SSPTと略す)の共存状態を有する。 IFCは初期値に応じてその中の1つを出力する。 SSPTの数と共存しているSSPTの間の最小パルス距離を求める。また送信信号の効果的な符号化方法を考慮した多重化パルス通信を提案しその基本特性を考察する。

セッション A1-2 カオスと分岐 (22日 10:45～12:00)
座長: 鳥飼弘幸(法政大)

題名	Revealing the trick of chaos suppressing by weak resonant perturbations
著者	○Naohiko Inaba, Munehisa Sekikawa(Department of Information Science, Faculty of Engineering, Utsunomiya University), Tetsuro Endo(Department of Electronic & Communication, School of Science & Technology, Meiji University), Takashi Tsubouchi(Institute of Engineering Mechanics and Systems, University of Tsukuba)
keywords	chaos suppressing, taming chaos
abstract	Chaos suppressing by weak harmonic perturbations has been a hot topic in recent years. In this paper, we investigate a scenario for the mechanism of taming chaos via bifurcation theory, and assert that this phenomenon is caused by a slight shift of the saddle node bifurcation curves.

題名	The Bifurcation Set of Successive Torus Doubling
著者	○関川宗久(宇都宮大学工学部), 吉永哲哉(徳島大学医学部), 稲葉直彦(宇都宮大学工学部)
keywords	カオス, トーラス, トーラス巻数倍加現象, 分岐, 余次元2の分岐
abstract	本論文では，著者らがすでに提案したロジスティック写像とサインサークル写像の結合モデルに生じるある特徴的な形状をしたトーラス (swollen shape type bifurcation) について詳細に調べた．この結合系において，周期倍分岐とサドル・ノード分岐が同時に生じる余次元2の分岐点を理論的に追跡することは可能である．この分岐点が連鎖的に発生するのであれば swollen shape type bifurcation も連鎖的に発生することを示唆する有力な根拠となりうると考えた．この余次元2の分岐点はいくらでも発生することは分かったが，swollen shape type bifurcation の集積点近傍の余次元2の分岐点のパラメータ値は振動しており，不変定数は得られないことが明らかとなった．

題名	高次元カオスニューロンの分岐解析
著者	○田中寛人, 潮俊光(大阪大学大学院基礎工学研究科)
keywords	バースト振動, 離散時間カオスニューロンモデル, 分岐集合
abstract	近年，ニューロンモデルに生じるバースト振動に関する研究が注目されている．筆者らは合原モデルをもとにして，バースト振動が発生する離散時間高次元カオスニューロンモデルを提案した．本報告では，そのモデルの分岐現象を調べる．特に，バースト振動が生じるパラメータ付近での分岐集合を求める．その結果，２周期ホモクリニック軌道によって生じるバースト振動が存在することを明らかにする．

セッション Ba1-1 アナログ機能回路 (22日 9:00～10:15)
座長: 山脇大造(日立)

題名	EMI低減化のためのスイッチングノイズ・スペクトラム拡散技術を用いたDC-DC変換回路
著者	○定村宏, 大門孝幸, 進藤崇之, 小林春夫(群馬大学　工学部　電気電子工学科), 名野隆夫, 鈴木達也, 河井周平, 飯島隆(三洋電機　セミコンダクターカンパニー)
keywords	スイッチング電源, DC-DC converter, スペクトラム拡散, クロックジッタ, スイッチングノイズ
abstract	This paper presents a DC-DC converter (switching regulator) which employs our proposed spectrum spread technique for switching noise power to reduce Electro-Magnetic Interference (EMI). This noise spectrum spread technique is realized by intentionally fluctuating the control clock timing in the DC-DC converter, and this timing fluctuation (or pseudo random jitter) can be realized by adding simple digital circuitry. As a result, noise power spectrum peaks of the DC-DC converter output can be reduced significantly. Our measured results show that the noise power is reduced by 5.7dBm at the main peak and it is by 15.6dBm at the second peak while it is by 12.8dBm at the third peak. This simple-yet-powerful technique is applicable for most of conventional switching regulators by just adding simple digital circuitry and without design modification for the other parts.

題名	低消費電力アナログマッチトフィルタ
著者	○佐々木　昌浩(早稲田大学理工学部電気電子情報工学科), 坂井　丈泰(早稲田大学理工学総合研究センター), 松本　隆(早稲田大学理工学部電気電子情報工学科)
keywords	DS-CDMA, Matched filter, Analog circuit, Spread spectrum, Weighted-sum operation
abstract	ディジタルマッチトフィルタは、消費電力が大きいことが問題であった。本論文では、キャパシタによる積和演算を用いた低消費電力AMFを低消費電力・小面積で実現した。受信信号をアナログ値のまま直接サンプリングすることで高速・高精度のA/Dコンバータを不要とし、誤差の累積を防ぐためコード巡回型方式を用いた。0.35μm CMOSプロセスを用いて15タップ分の回路を想定してシミュレーションを行った結果からは、128タップの場合で消費電力30.2mW@25MHz･3.3V(Simulation Result)、面積1.6mm2相当であり、携帯移動端末用LSIに搭載するのに十分なレベルを実現した。

題名	Algorithms for Digital Correction of ADC Nonlinearity
著者	○Hiroshi Yagi, Haruo Kobayashi(群馬大学　工学部　電気電子工学科　), Takanori Komuro, Hiroshi Sakayori(アジレント・テクノロジー（株）)
keywords	ADC, Nonlinearity, Digital Error Correction, Calibration, LSI Tester
abstract	This paper describes two digital correction algorithms for ADC nonlinearity, targeted for LSI tester applications: an interpolation algorithm and a stochastic algorithm. Numerical simulations show that our algorithms compensate for ADC nonlinearity and improve ADC SNDR and SFDR

セッション Ba1-2 フィルタ (22日 10:30～12:10)
座長: 小林春夫(群馬大)

題名	周波数変換に対する連続時間システムの2次モードの不変性について
著者	○川又政征(東北大学大学院工学研究科電子工学専攻), 水上洋祐(東北大学工学部電子工学科)
keywords	連続時間システム, 2次モード, 周波数変換, アナログフィルタ, 状態方程式
abstract	2次モードは，モデル低次数化，係数感度および丸め誤差の解析などに関連して極めて重要な量であることが知られている．1次元の離散時間システムにおいては，周波数変換に対する2次モードの不変性が証明されており，これによってシステムの実現と動的性質に関する関する重要な知見が得られている．しかし，連続時間システムにおいて周波数変換に対する2次モードの不変性の議論はこれまでなされていない．本報告では，アナログフィルタを代表とする連続時間システムにおいて，低域--低域，低域--高域，低域--帯域，低域--帯域阻止のそれぞれの周波数変換に対して2次モードが不変であることを証明する．また，連続時間システムの2次モードの不変性について議論する．

題名	Explicit Analysis of RC Polyphase Filter for I, Q Signal Generation and Image Rejection
著者	○Jian Kang, Haruo Kobayashi, Takashi Kitahara, Seiya Takigami, Hiroshi Sadamura(群馬大学　工学部　電気電子工学科)
keywords	Polyphase Filter, RF Circuit, Image Rejection, Wireless Transceiver, Complex Signal
abstract	RC polyphase filters are important components in analog front-ends of wireless transceivers. This paper derives explicit frequency transfer functions for first-, second- and third-order RC polyphase filters, allowing systematic exploitation of their characteristics.

題名	FTFNを用いたイミタンス変換器の一構成
著者	齊木亮(本田技研工業(株)), ○米山智之(鳥取大学工学部電気電子工学科), 河岡茂雄(富士通ＬＳＩテクノロジー(株)), 石田雅(鳥取大学総合情報処理センター), 副井裕(鳥取大学工学部電気電子工学科)
keywords	FTFN, イミタンス変換器, アナログ, GIC, FDNC
abstract	FTFNは近年注目されてきた能動素子であり，フィルタに関する論文はいくつか報告されているが，イミタンス変換器に関する論文は，あまり検討されていない．本論文では，FTFNを用いたイミタンス変換器を構成し，一般化実現回路についても検討する．また，FDNC，FDNCAを構成しフィルタに適用してPSpiceシミュレーションを行い動作を確認する．

題名	OTAとCCを用いたLTAフィルタの構成
著者	○河岡茂雄(富士通LSIテクノロジ株式会社), 石田雅(鳥取大学総合情報処理センター), 副井裕(鳥取大学工学部)
keywords	フィルタ, OTA, CC, LTA, アナログ
abstract	本論文では, OTAとCCを用いたLTAフィルタの構成法について述べる. LTAフィルタの基本原理を説明し, 具体的なフィルタの回路構成を示す. また, PSpiceによるシミュレーションで動作を検討する.

セッション Bd1-1 マルチメディア信号処理 I (22日 9:00～10:15)
座長: 阿部淑人(大日本印刷)

題名	JPEG2000符号化のためのROIに基づく領域スケーラビリティ機能の拡張
著者	○渡邊　修, 貴家　仁志(東京都立大学大学院工学研究科/電気工学専攻)
keywords	JPEG2000, ROI, スケーラビリティ, プログレッシブ再生
abstract	本稿では、画像の特定の領域の画質に優先度を与える領域スケーラビリティの実現法を提案する。JPEG2000では、符号化ビット列にスケーラビリティ機能を持たせることにより、画質、解像度または位置などに順位付けられた段階再生が可能である。JPEG2000では、領域スケーラビリティの一実現法として、ROI(Regions Of Interest)機能があるが、これは段階再生の最終画像においても領域の優先度の支配を受ける。提案法は、この問題を改善し、最終画像では領域の優先度の支配を受けることなく、中間画像においては特定領域の画質に優先度を与えることが可能である。

題名	レイヤー構造を用いたJPEG2000符号化画像のエラー隠蔽法
著者	○黒崎正行, 貴家仁志(東京都立大学大学院工学研究科電気工学専攻)
keywords	JPEG2000, エラー隠蔽, レイヤー構造, 電子透かし
abstract	本報告では，JPEG2000により符号化された画像を通信する際に発生するエラーに対するエラー隠蔽法を提案する．提案法は，JPEG2000の機能の一つであるレイヤー構造を使用する．JPEG2000符号列において重要度の高い上位レイヤーの情報を下位レイヤーに埋め込み，上位レイヤーにエラーが発生した場合にその埋め込み情報を利用し，エラー隠蔽を行う．このように上位レイヤーを二重化する理由は，JPEG2000は，ビットプレーン符号化を使用しており，上位のデータにエラーが発生すると下位のデータが意味をなさなくなってしまうからである．提案法は，JPEG2000 のデータ構造を保持するため，JPEG2000の標準エラー耐性機能を下限として保持し，かつ，汎用デコーダでの復号も可能である．実際の画像を用いたシミュレーションを行い，提案法の有効性を示す．

題名	領域分割符号化のための最適ビット配分
著者	○伊藤雅史, 今城主税, 福間慎治, 西村正太郎(島根大学総合理工学部電子制御システム工学科)
keywords	JPEG2000, サブバンド符号化, 興味領域(ROI)符号化, 最適ビット配分
abstract	近年策定されたJPEG2000では,サブバンド符号化(SBC)が採用されている.また,JPEG2000には従来のJPEGにはない,新たな機能である興味領域(ROI)符号化がサポートされている．ROI符号化とは,画像を興味領域とその他の領域である非興味領域に分割し,興味領域については歪を小さくし,一方,非興味領域については比較的大きな歪を許容することにより,効率よく画像を圧縮できる方式である. 本報告では,これまであまり議論されてこなかったROI符号化における最適ビット配分方法について考察し, SBCに関する最適ビット配分と,従来のJPEGにおいて用いられているDCT符号化に関する最適ビット配分法を検討する.

セッション Bd1-2 マルチメディア信号処理 II (22日 10:30～12:10)
座長: 西川清史(都立大)

題名	完全再構成デ・インタレース化処理のリフティング実装
著者	○曽山　竜海, 石田　拓麿, 村松　正吾, 菊池　久和(新潟大学工学部), 久下　哲郎(NHK放送技術研究所)
keywords	完全再構成デ・インタレース化, リフティング実装, FPGA, Motion-JPEG2000
abstract	本報告では、完全再構成デ・インタレース化処理のリフティング実装について述べる。まず、完全再構成デ・インタレース化処理について述べ、そのフィルタの効果的実現法を示す。そして、リフティングDWT（離散ウエーブレット変換）とこのデ・インタレース化処理を組み合わせたアーキテクチャを提案し、別々に実装した場合との性能比較を行う。また、One-MAC構成のリフティングアーキテクチャ、デ・インタレース化処理を含むOne-MAC構成リフティングアーキテクチャについても性能評価を行う。デ・インタレース化処理をDWTリフティングアーキテクチャに組み込むことで別々に実装した場合に比べてゲート数を削減できることを示す。

題名	MPEG-4ビデオ符号化におけるエラー隠蔽アルゴリズムの提案
著者	○宋　学燮, Altan-Erdene Shiitev(大阪大学/大学院工学研究科情報システム工学専攻), 岡田　浩行(シャープ/情報家電開発センター), 藤田　玄(大阪大学/大学院工学研究科情報システム工学専攻), 尾上　孝雄(京都大学/大学院情報学研究科通信情報システム専攻), 白川　功(大阪大学/大学院工学研究科情報システム工学専攻)
keywords	MPEG-4, エラー隠蔽, ハイブリッド
abstract	本研究では，動画像符号化における高性能な時空間ハイブリッド方式によるエラー隠蔽アルゴリズムを提案する．動画像伝送の時に発生するエラーに対して，これまで様々なエラー隠蔽アルゴリズムが提案されているが，エラーレートや画像の性質により隠蔽性能が変化し，安定した性能を持つアルゴリズムは少ない．提案アルゴリズムでは動きベクトルの時間的空間的相関性に基づいた検出方式を採用することにより演算量を削減し，さらに改良線形補間法と組合せたハイブリッド方式によって高精度な隠蔽性能を実現する．MPEG-4ソフトウェアデコーダを用いて，シミュレーションを行った結果，提案アルゴリズムは様々なエラーレートや画像シーケンスに対し，主観的および客観的に良い性能を示すことを確認した．

題名	3-Dimensional Significance Descriptor for Content-Based Video Retrieval
著者	○長谷部聡, 村松正吾, 佐々木重信, 菊池久和(新潟大学工学部)
keywords	動画像検索, 内容型検索, ウェーブレット変換
abstract	This paper presents a new representation that describes the significant video contents and leads to an effective and efficient　content-based video retrieval. The three-dimensional significant descriptor is constructed based on a three-dimensional wavelet transform. A prototypeimplementation of a content-based video retrieval system is given.

題名	音声の統計データに基づいたMP3エンコーダの設計と評価
著者	○神山　智章, 李　芝剛(東海大学大学院工学研究科), 清水　尚彦(東海大学電子情報学部コミュニケーション工学科)
keywords	MP3, 非線形量子化, 音声圧縮
abstract	近年、広く用いられている音声圧縮技術としてMP3がある。しかし、MP3のエンコード処理は非常に計算量の多い処理である。その中で、特に非線形量子化は多くのウエイトを占める。そこで本論文では、音声データの統計データを用いることにより、処理を高速にするアルゴリズムを提案する。これにより、非線形量子化の回数を削減し、 MP3エンコーダ全体の高速化を図ることができる。

セッション C1-1 フロアプラン (22日 9:00～10:10)
座長: 中武繁寿(北九州市立大)

題名	分割および再配置に基づく2次元配置最適化手法
著者	○高島康裕, 金子哲(北陸先端科学技術大学院大学/情報科学研究科), 佐藤真司(マイクロアーク株式会社), 金子峰雄(北陸先端科学技術大学院大学/情報科学研究科)
keywords	Simulated Quenching, 2次元配置, 繰り返し最適化, 分割, 配線長
abstract	VLSIレイアウト設計において, コンポーネントの2次元配置問題は中心的設計課題の一つである. 本研究では, 1次元配置問題に対して, 良質の解を高速に得ることができるSimulated Quenching(SQ)法に着目し, 2次元配置問題の最適化手法を提案する. また，この手法で，一般的な実装のSAと比較して, 同等の解をより高速に得ることができることを実験によって確かめた.

題名	配線領域を考慮したチップサイズ見積もり手法
著者	○久保ゆき子, 中武繁寿, 梶谷洋司(北九州市立大学国際環境工学部), 川北真裕(東芝セミコンダクター社)
keywords	概略配線, コンパクション, 制約グラフ, 双対グラフ
abstract	本稿では，概略配線を実行し，その結果を基に配線領域を確保しながら回路のコンパクションを行う手法を提案する．コンパクションの結果得られたレイアウトを囲む最小の矩形がチップサイズとなる．アナログ回路を対象としているため，配線とモジュールが同層に存在する場合が多く，コンパクションの際には配線の面積も考慮する必要がある．本手法では，コンパクションの実行に使用する上下左右制約グラフの双対グラフ上で概略配線を行う．概略配線グラフの枝を通過するネットの数から必要な配線領域を計算し，それを上下左右制約グラフの枝重みに加えることにより，配線結果をコンパクションに反映させることができる．この手法を計算機実装し簡単なデータを適用したところ、チップサイズの見積もり値は詳細配線後のものとほぼ等しくなった．

題名	Q-sequenceとSA法を用いて高品質な配置を得るためのパラメータ設定に関する一考察
著者	○壷井雅史, 坂主圭史, 高橋篤司(東京工業大学)
keywords	Q-sequence, Simulated Annealing法, 空き部屋, フロアプラン, パッキング
abstract	一般に，SA等の確率的探索手法を用いて高品質な解を得るためには，多大な時間を必要とする．そのため，解の品質をできる限り落さずに解を得るまでの時間をできる限り短縮することが常に要求されている． VLSIレイアウトに関連して，高品質なパッキングを得るためにも， BSG,SPなど最適解を表現可能なパッキングの表現法により定義される解空間を，SA等の確率的探索アルゴリズムで探索する手法が，盛んに研究されている．また，最近，フロアプランを表現する Q-sequenceが提案され，空き部屋の概念を導入することで，高品質なパッキングを短時間に得られるのではないかと期待されている．そこで本研究では，Qseqに導入する空き部屋数，温度スケジュールの違いによる，解の品質と解を得るまでの計算時間との関係を調べ， Q-sequenceとSAを用いて高品質なパッキングを得るための，最適なパラメータ設定決定に関する指針を与える。

セッション C1-2 [特別セッション] C言語ベース設計 (22日 10:30～12:10)
座長: 山田晃久(シャープ)

題名	Ｃ言語ベースの動作合成を利用したシステムLSI設計手法の効果分析と考察
著者	○黒川　秀文, 池上　裕之, 大坪　基秀, 浅尾　清, 桐ヶ谷　和久(ＮＥＣエレクトロンデバイス), 三栖　勝哉, 高橋　聡, 川津　哲仁, 新田　功士(ＮＥＣマイクロシステム株式会社), 笠　浩史(ＮＥＣエレクトロンデバイス), 若林一敏, 友部　実, 高橋　渡, 向山　輝, 竹中　崇(ＮＥＣ　マルチメディア研究所システムＣＡＤ　ＴＧ)
keywords	Ｃベース設計, Ｃｙｂｅｒ, ＣｌａｓｓＭａｔｅ, 動作合成, Ｃ＋＋シミュレータ
abstract	ＳＯＣの設計に対するＲＴＬ設計手法はすでに限界に達している。これに代わる新しい設計フローとして我々が構築したＣｙｂｅｒ、ＣｌａｓｓＭａｔｅを中核とするＣ言語ベース設計フローを紹介し、ＲＴＬ手法に比べ、記述の生産性で平均8倍、検証のＴＡＴで５０－２５０倍高速であることを具体的な設計例で示す。あわせてこのような設計フローの延長線上では、ＲＴＬの検証はＣ言語検証とＦＰＧＡに置き換わり、ハードウェア・エンジニアのソフト化が進展し、ソフト、ハードの一体となった協調検証環境が将来的に普及するであるとの展望を述べる。

題名	C言語から動作合成するプロセッサ設計技術に基づく信号処理用システムLSI設計手法
著者	○中島博行(日本電気株式会社　NECエレクトロンデバイス　第1システムLSI事業部)
keywords	Ｃ言語, 動作合成, Ｃ＋＋検証, 専用命令, システムＬＳＩ
abstract	携帯端末用LSIに代表される信号処理用のシステムLSI構成では、汎用CPUと特定タスクの加速及び分割処理する専用ハードウェア或いは汎用DSPとがバスを介して結合される。本稿では特定タスクの設計段階においてシステムLSI構成に必要な資源及び性能を最適化する目的で、柔軟な命令定義用インタフェースの下でプロセッサをC言語から動作合成し、合わせてクロックサイクル精度C++検証環境を自動生成する手法を提案する。その手法の有効性について、C言語設計システムCyber及びClassMate（開発コード名）を用いた信号処理用システムLSI設計への適用例により実証し、更に仕様変更に柔軟なインクリメンタル型モデル設計手法の視点で述べる。

セッション D1-1 分散協調システム (22日 9:00～10:15)
座長: 磯部祥尚(産総研)

題名	ペトリネットのマーキング構成問題 MCP とその発見的解法
著者	○田岡智志(広島大学大学院工学研究科情報工学専攻), 野条孝之(広島大学工学部第二類), 渡邉敏正(広島大学大学院工学研究科情報工学専攻)
keywords	ペトリネット, マーキング構成問題, 可達問題, 発見的解法
abstract	本論文はペトリネットのマーキング構成問題(MCP: Marking Construction Problem)に対する発見的解法を提案し、既存手法と計算機実験により性能比較をする．MCP は，``ペトリネット N，初期マーキング M，目標マーキング M' が与えられた時，M からトランジションの発火により遷移可能なマーキングのうちで M' に最も近いマーキング M'' を求めよ''という問題である．ここで M' と M'' に対し，差分の絶対値総和を考え，これが最小であることを M'' は M' に最も近いと言うことにする． MCPは一般的にはNP-困難であるので、発見的解法が提案されている。

題名	マルチエージェントによる生産資源コンカレント計画
著者	市村大治郎, ○宮本俊幸, 熊谷貞俊(大阪大学大学院工学研究科電気工学専攻)
keywords	自律分散システム, 強化学習, 生産システム計画, コンカレント計画, Intelligent Manufacturing System
abstract	世界的規模で繰り広げられ国境の無くなりつつある販売競争や，豊富な情報量に目を肥した消費者の流行り廃りの激しさは，製品寿命の短齢化すなわち製品開発サイクルの超短期化を企業に余儀なくさせている．製品をより早く市場に出荷するために多数の人材を導入し，その費用を得るために大量の人員を削減する企業も少なくはない．製品の開発コストの削減は，火急の処理を要する問題である．我々は，製品製造における作業や資源設備のデータから生産工場をコンカレントに計画するシステムについて研究を行っている．ここでは製品の作業の処理順序，資源に割り当てる作業の個数，資源の配置を予測しながら工場に導入する資源を決定するエージェントについて議論する．これにより計画フィードバックによる時間的金銭的損失の低減が予想される．決定要素の莫大な数の組み合わせからなる状態空間においては全探索が不可能に近いので，解を発見的に探索する手法としてマルチエージェントによる学習を用いる．

題名	異機種間適応型オブジェクト共有環境
著者	○中川　克哉(シャープ株式会社 / 技術本部), 川北　将(大阪大学　/ 工学研究科), 佐藤　康二, 花田　恵太郎, 千葉　徹(シャープ株式会社 / 技術本部), 白川　功(大阪大学　/ 工学研究科)
keywords	インターネット, 分散オブジェクト, グループウェア, 異機種適合, XML
abstract	近年，ネットワーク接続可能な情報端末が急激に普及し，複数種類の情報端末を所有するユーザも急増している．しかしながら，それらの中に記憶されている情報は，ネットワーク端末であるにもかかわらず通常独立している．本稿では，ネットワーク接続可能な種々の情報端末に記憶されたオブジェクトを，そのオブジェクトの属性，および端末の属性，ユーザの属性に応じて互いに連係させる環境(OCEAN)を提案する．OCEANは，多様な機器特性，ネットワーク環境に対応しつつ，ユーザの冗長な操作負担を軽減するとともに，複数ユーザでオブジェクトを共有することによる新しいコミュニケーション環境を実現する．本システムは商用サービスを視野に現在プロトタイプの実装中である．

セッション D1-2 待ち行列 (22日 10:45～12:00)
座長: 巳波弘佳(NTT)

題名	グループセキュリティ通信の性能評価
著者	○豊泉　洋, 高谷　松慶(会津大学/性能評価研究室)
keywords	グループセキュリティ, 性能評価, 待ち行列, マルチキャスト, 公開鍵暗号方式、
abstract	インターネット上の各種コミュニティーにおけるグループ内の通信やマルチキャストによる有料番組の提供や企業内の重要な情報の共有サービスなど、オープンなネットワーク上で、セキュリティを確保しながら多数の人が情報を共有する必要性が高まっている。その一つの実現方法としてグループ内で共通の鍵を複数使って暗号通信を行うグループセキュリティ通信という方法が提案されている。ここでは、待ち行列の基本的な考え方を応用することにより、グループセキュリティ通信を行う場合の効率的な鍵の配置方法を導出する。

題名	バッチ到着のある有限バッファ流体入力待ち行列システムの損失仕事量の上限値
著者	○塩田　茂雄(千葉大学/工学部都市環境システム学科)
keywords	待ち行列, 確率比較, バッチ到着, 流体入力, 相関
abstract	以下の特徴をもつバッチ到着のある流体入力待ち行列システムについて考察する．客は一人ずつ待ち行列システムに到着し，客の持ち込む仕事は，一旦有限サイズのバッファに格納され，その後，一定の速度で処理される．客の持ち込む仕事量がバッファ内の空き容量より大きい場合は，空き容量に等しい仕事量のみがシステムに受け入れられ，それ以外は損失となる．このタイプの待ち行列システムは，一般には解析的な取り扱いは困難であるが，本論文では，directionally convex orderingの概念を用いて，損失仕事量の上限を評価する式を導く．まず，仕事量過程の相関が大きいほど，また到着間隔過程の相関が大きいほど，損失仕事量は確率的に増大することを示す．この結果を用いて，仕事量の分布情報と到着間隔の分布情報から損失仕事量の上限値を評価する式を導出する．

題名	Performance Analysis of Region Division Assignment of OVSF Codes in W-CDMA
著者	Rujupun Assarut, ○河西　憲一, 山本　潮, 小野里　好邦(群馬大学工学部情報工学科)
keywords	code assignment, code blocking problem, OVSF codes, W-CDMA
abstract	This work focuses on the problem of efficient assignment of the orthogonal-variable-spreading-factor (OVSF) codes for multimedia communications in W-CDMA systems. In OVSF-CDMA, the maintenance of the orthogonality among the assigned OVSF codes causes the code blocking problem which increases the high blocking rate for the high-rate requests. To efficiently provide the services for all supported rates, an OVSF-code assignment scheme called the region division assignment scheme (RDA) is developed to mitigate the code blocking problem. In this paper, we present an approximate analysis of RDA for two supported rates. The validity of our analysis is investigated by computer simulations.

2002年4月22日(月)午後

セッション A1-3 ニューロと情報処理 (22日 13:30～14:45)
座長: 北島博之(香川大)

題名	Chaos Associative Memory and Invariant Measure
著者	○中川匡弘(長岡技術科学大学工学部)
keywords	Chaos, Associative　Memory, Neural　Network, Invariant　Measure, Frobenius－Perron　equation
abstract	In this paper we shall propose a chaos dynamic memory model applied to the chaotic autoassociation memory. The present artificial neuron model is properly characterized in terms of a time-dependent sinusoidal activation function to involve a transient chaotic dynamics as well as the energy steepest descent strategy. It is elucidated that the present neural network has a remarkable retrieval ability beyond the conventional models with such a monotonous activation function as sigmoidal one. This advantage is found to result from the property of the analogue periodic mapping accompanied with a chaotic behaviour of the neurons as well as the symmetry of the dynamic equation.

題名	非単調系列連想記憶モデルにおけるカオス
著者	○川村正樹(山口大学理学部), 徳永隆治(筑波大学電子・情報工学系), 岡田真人(理化学研究所脳科学総合研究センター)
keywords	連想記憶モデル, カオス, 分岐, フラストレーション, 非単調
abstract	非単調系列想起型連想記憶モデルにおけるカオス現象の解析を行った．記憶パターン数が素子数$N$と同じオーダーである時，連想記憶モデルはフラストレーションを持つ．従って，その想起過程を厳密に議論することは困難であった．我々は，系列想起型連想記憶モデルの微視的な動作方程式から熱力学的極限 ($N\to\infty$)における巨視的状態方程式を厳密に求めることに成功した．すなわち，多自由度の系から2変数の巨視的状態方程式を求めることができた．これにより，系の分岐図を求めることができ，カオスを解析することができる．その結果，非単調系列想起型連想記憶モデルの分岐の様子と，カオスの発生に非単調性とフラストレーションが必要であることが明らかになった．

題名	遺伝的アルゴリズムに基づく1次元セルオートマトンの合成法について
著者	○小林大輔(法政大学工学研究科　修士過程　電気工学専攻), 神野健哉(日本工業大学電気電子工学科), 斎藤利通(法政大学情報電気電子工学科)
keywords	セルオートマトン, 遺伝的アルゴリズム, 自己複製構造
abstract	セルオートマトン(CA)は、離散時間、離散空間、離散状態変数をもつダイナミカルシステムであり、様々な興味深い現象を呈する。CAの動作は、あるセルとその近傍に依存した時間発展を定義するルールテーブルによって決定される。所望の時間発展をするCAを合成するためには、所望のルールテーブルを決定する必要がある。一般に、ルールテーブルの総数は非常に多く、それらの直接探索によって所望のルールテーブル得ることは大変困難である。本論文では、遺伝的アルゴリズム(GA)を用いた自己複製CA

セッション A1-4 ニューラルネットと発振 (22日 15:05～15:55)
座長: 中川匡弘(長岡技科大)

題名	ヒステリシスニューラルネットを用いたNクィーン問題の動的解法
著者	○山本孝夫, 神野健哉, 廣瀬治男(日本工業大学/電気電子工学科)
keywords	ヒステリシスニューラルネット, 組み合わせ最適化問題, 動的解法, Nクィーン問題, 全最適解数
abstract	ニューラルネットワークを用いた組み合わせ最適化問題の解法の研究では，Hopfieldモデル以来，如何に素早く，如何に確実に最適解に収束するか，という点が重視されてきた．このように，これまでは静的情報を取り扱っていた．しかしながら，生物学的知見から動的情報を取り扱うことが可能な系の解析が近年，注目を浴びている．そこで本研究では，ヒステリシスニューラルネットを用い，最適解を探索する中で，解が得られてもそれに収束せず，次々と別の解を探索し続けるようなシステムを考察する．本研究では，Nクィーン問題を対象とし，システムの性能を評価する．

題名	長距離結合を持つ環状ニューラルネットワークに発生するリミットサイクルの解析
著者	○末永晋也, 佐藤茂雄, 早川吉弘, 中島康治(東北大学　電気通信研究所　超高密度・高速知能システム実験施設)
keywords	ニューラルネットワーク, リミットサイクル, 環状結合ネットワーク
abstract	非対称、環状ニューラルネットワークにおいて、最近接結合をもつ場合の解析はなされている。しかし、長距離結合を有するこのタイプのネットワークの解析が課題であった。本稿では、数値シミュレーションにより最近接結合のみをもつ環状ネットワークで生成されるリミットサイクルが、長距離結合を有するネットワークでも生じることを確認し、このリミットサイクルのニューロン数及びシナプスの最大結合長依存性を調べた。また、長距離結合を有するネットワークにおいて、発生したリミットサイクルをFourier級数を用いた近似式を導出し、その結果が数値シミュレーションとよく一致することを示した。

セッション A1-5 集積化ブレインのモデルとそのダイナミクス (22日 16:00～17:00)
座長: 潮俊光(大阪大)

題名	集積化ブレインのモデルとそのダイナミクス
著者	○中島康治, 早川吉弘, 末永晋也(東北大学電気通信研究所)
keywords	神経回路, 集積回路, 負性抵抗, ブレイン, 非対称結合
abstract	近年、神経細胞の平均的発火頻度ではなく時間軸上の発生パルスそれ自身の情報処理への役割の重要性が広く議論され、その方向から回路網のダイナミクスや能動性が如何に知的な情報処理に関与しているかを解明することは重要な課題であると認識されており、多くのアプローチがなされている。そのためモデルにおいても能動的な動作状態を作り出す非対称結合系での回路の振る舞いを理解することは重要なステップである。このような観点から回路に発生するリミットサイクルLCに関連した状態の解析を進めた。その結果各ユニットの状態とそれに加わる力の間の関係による安定性の議論からLCの状態は非線形波動的動作との類似性により説明できることが分かった。また各ユニット自体が発火能力を持つことつまり興奮状態に移行できる状態、いわば臨界状態にあることが回路網としての動作においても中心的な役割の１つを担っていると思われ、本報告においてもこの点を中心的課題として取り上げそれを明確に記述できるモデルを導入した。このIDモデルはこれまでの一般性の高いモデルの延長線上にある。その基本的性質について議論し、最適値問題の極小解からの脱出にも有効であることを示した。

セッション Ba1-3 [特別セッション] CMOS高速シリアル／パラレル・リンクのための集積回路技術 (22日 13:30～15:30)
座長: 永田真(広島大)

題名	LSI間のTbps通信を目指すスーパーパラレルリンク技術の概要
著者	○中村和之(九州工大)
keywords	I/O, シリアル通信, CMOS, CDR
abstract	シリアル通信LSIの開発により培われてきた超Gbpsの回路技術を、LSIのI/O端子各々に展開する、新しいインターフェース技術が現れた。Point-to-Point接続の伝送線路と、SerDesと呼ばれる、データのパラレル／シリアル変換とクロック重畳を行う信号処理回路、並列信号間のタイミングずれを調整する回路、及び、アナログ的に信号伝送を行うI/O回路からなり、１I/O当たり、数Gbpsの伝送速度を達成し、LSI間インターフェースの総バンド幅は、100Gbpsから1Tbpsにも達する。本論文では、この新しい技術をスーパーパラレルリンク技術と呼び、その概要について紹介する。

題名	大容量電気電送の為の多並列シリアル通信回路の開発
著者	○山口晃一(NEC)
keywords	シリアル通信, サンプリング・ラッチ, クロック＆データリカバリ, 多相クロック, BIST
abstract	大容量電気伝送を実現する手段として複数のシリアル接続を同時並列に用いる多並列シリアル接続が注目されている。多並列シリアル接続を実現するための回路技術として、シリアル接続の高速化技術と多並列化技術に着目した。高速化技術に関しては、クロック＆データリカバリ回路及び高速サンプリング・ラッチ回路、多並列化技術に関してはノンフィードバック多相クロック発生回路、多並列通信用BIST回路について述べた。

題名	チップ内/間CDMA通信に基づく高効率情報伝送技術とその応用
著者	○弓仲康史(群馬大)
keywords	VLSI, CDMA, スペクトル拡散, Ｍ系列, 多値論理
abstract	近年，VLSIシステムの極限微細化・高並列化・低電圧化のトレンドに伴い，内部配線の激増，配線間クロストーク雑音など配線に起因する諸問題が深刻となりつつある．これらの問題を本質的に解決するために，これまで情報通信の分野で用いられてきた，スペクトル拡散技術と情報処理の概念を融合させた新しいコンピューティングのパラダイム「スペクトル拡散情報処理」を提案する．本稿では新たに，「有線」CDMA特有の問題となるクロック信号の伝搬遅延に起因する送受信キャリヤ(M系列)の位相誤差，および伝送路の帯域制限の影響を補正するためのアルゴリズムを提案する．また，スペクトル拡散情報処理の応用例として通信と演算の一体化，２次元的スペクトル拡散技術を利用した画像処理などを紹介する．

題名	コンシューマー向け高速インターフェースにおける集積回路技術
著者	○吉河武文(松下電器産業（株）　半導体社　開発本部)
keywords	Interface, High Speed, PLL, DLL, Skew
abstract	This paper discusses circuit techniques of high speed interface on system LSI for consumer electrics. As a prospective method of bandwidth improvement, a parallel interface scheme is closed up, then two kinds of the parallel interface scheme are introduced with multi-phase clocking. One is global synchronization scheme for skew suppression of inter-ports, and another is over-sampling with hierarchical sampling clock generation. These schemes are compared in view of package, cost and application. Then, one port serial interface and EMI matter are also described.

セッション Bd1-3 画像信号処理 (22日 13:30～14:45)
座長: 仲地孝之(NTT)

題名	減色処理における組織的ディザと誤差拡散の品質
著者	○阿部淑人(大日本印刷株式会社生産総合研究所)
keywords	multi-level halftoning, blue noise masking, error diffusion
abstract	In this paper, we report on quality difference between ordered dithering (especially blue noise masking) and error diffusion. Error diffusion is often used for electronic displays and ink-jet printers. Because error diffused halftone has high spatial resolution, low distortion of averaged gray-level. But it is more complicated than ordered dither. The difference between blue noise masking and error diffusion is clarified about the case of multi-level halftoning. As a result, the fact that error diffusion is superior to blue noise masking, but the difference decreases by the increase in the number of gradation levels, or spatial resolution.

題名	位相限定相関法を用いた高精度画像照合とその評価
著者	○瀧田健児, 青木孝文(東北大学大学院情報科学研究科), 佐々木慶文(石巻専修大学理工学部電子材料工学科), 樋口龍雄(東北大学大学院情報科学研究科), 小林孝次(株式会社山武新事業開発室)
keywords	画像照合, サブピクセル照合, 位相限定相関関数, 位相相関関数, 動き推定
abstract	位相限定相関法は，サブピクセルレベルの高精度な移動量検出を可能にする画像照合手法として研究されている．しかし，従来，位相限定相関関数を用いたサブピクセル精度の移動量検出においては，状況に応じて異なるヒューリスティックな手法が用いられることが多く，理論的な解析は不十分であった．本論文では，ディジタル信号処理の立場から位相限定相関関数を定式化するとともに，相関ピークの閉じた形のモデルを導出する．さらに，画像の高周波成分に含まれるノイズを考慮した相関ピークのモデルを用いることにより，ほぼ 1/100 ピクセル精度での画像の移動量推定が可能であることを実験的に示す．

題名	データクラスタリングによる画像の領域分割法について
著者	○柳　煕泛, 宮永喜一, 栃内香次(北海道大学工学研究科)
keywords	自己組織化クラスタリング, 領域分割, ロバスト性
abstract	本論文は方式の初期状態の影響に強い、かつ簡潔な領域分割法を提案する。その実現手段として適応的及び自律的アルゴリズムである自己組織化クラスタリングによる画像領域分割法を提案する。本手法によりクラスタリングの後処理としてフィルタ処理などの過程なしにクラスタリングの段階で境界上の小領域発生を抑えることが確認できる。また各種類の画像に適用しても良好な領域分割ができることを確認し、従来法よりロバスト性のある手法とも言え、汎用性のある領域分割システムとしての有効性を確認した。

セッション Bd1-4 高度福祉社会を目指した21世紀の高齢者・障害者支援技術 (22日 15:00～17:00)
座長: 田口亮(武蔵工大)

題名	高齢者・障害者のためのWEBアクセシビリティトランスコーディング
著者	○浅川智恵子, 高木啓伸(日本IBM 東京基礎研究所)
keywords	WEB アクセシビリティ, トランスコーディング, 高齢者, 障害者
abstract	近年、WEBページの役割が多様化するに伴い、視覚的な表現が広範囲に渡って用いられるようになっている。そのため音声アクセスを用いる視覚障害者にとって理解困難なページが増加している。またマウスでしか操作できないWebページが増加しているために、高齢者・障害者がこれらのページにアクセス困難になるという問題が生じている。そこでこのような問題を解決するために、筆者等は既存のWEBコンテンツをダイナミックにアクセシブルな形式に変換するシステムを開発した。本システムは自動変換に加えてAnnotation情報に基づいた正確な変換を行えるという特徴がある。本稿では、WEBアクセシビリティの問題を考察し、システムの概要を述べる。

題名	聴覚系を理解し応用するための計算理論
著者	○入野俊夫(NTT)
keywords	計算理論, メリン変換, ウェーブレット変換, 聴覚フィルタ, 補聴器
abstract	高齢化社会を迎えようとしている現在、高齢者や障害者を支援するための装置の開発も急務となっている。人と人とのコミュニケーションに関しては、音声を用いるものがもっとも基本的で重要であることは今後も変わることはないであろう。補聴器に代表される音声コミュニケーション支援機器を開発するためには、人間の聴覚機能を数理モデルとして定式化する「計算理論」の研究が進展する必要がある。本稿では、著者らが提案してきた新たな聴覚計算理論をその心理・生理学的側面や生態学的観点とともに紹介する。また、最後にそれが応用できる可能性についても触れる。

セッション C1-3 回路設計と検証 (22日 13:30～15:30)
座長: 畔上謙吾(富士通研)

題名	ガロア体上の誤り訂正回路の設計検証法
著者	○森岡澄夫(日本ＩＢＭ㈱東京基礎研究所)
keywords	誤り訂正回路, リードソロモン符号, ガロア体, 演算回路, フォーマルベリフィケーション
abstract	リードソロモン符号など誤り訂正符号回路の多くでガロア体上の複合演算が行われるが，その演算アルゴリズムの正当性や回路実装の正しさの検証法は従来ほとんど報告されていない．筆者は以前，デコーダ回路の主要部のアルゴリズム正当性を効率良く検証する方法を提案した．今回，エンコーダのアルゴリズム正当性や，エンコーダ／デコーダにおけるアルゴリズムと回路実装の等価性を，体の同型性や誤り訂正符号の数学的定義を利用してリファレンスデザインを作ることで，確実かつ効率良く検証する方法を考案した．これにより，アルゴリズムレベルからゲートレベルに至る全設計段階でフォーマルベリフィケーションを適用し，1パス･デザインを可能とする見通しが立った．実際に，高速(36,32)リードソロモン･エンコーダとデコーダについて，全証明を合計3秒程度で行えた．

題名	論理関数の畳み込みを考慮した Look Up Table の構造
著者	○木村晋二, 石井淳, 堀山貴史, 梶原裕嗣, 中西正樹, 渡邉勝正(奈良先端科学技術大学院大学/情報科学研究科)
keywords	FPGA, Look Up Table, LUT, キャリー生成, 論理関数畳み込み
abstract	本稿では、論理関数の畳み込みを用いて、FPGA の Look-Up-Table (LUT) のメモリサイズを圧縮する手法を提案する。とくに、論理否定と論理和を用いた畳み込みを導入した LUT の構造を提案し、全加算器が 3-1 LUT を 2 個の 2-1 LUT として用いることで実現できることと、多ビットの等価性比較、大小比較が今回提案する 3-1 LUT で実現できることを示す。全加算器については、通常の FPGA のように 3-1 LUT を 2 個用いるのに比較して約半分、等価性比較、大小比較については、それらのための専用回路を必要としないという利点がある。

題名	進化的グラフ生成システムとその定係数乗算器合成への応用
著者	○本間尚文, 青木孝文, 樋口龍雄(東北大学大学院情報科学研究科)
keywords	回路合成, 進化的計算手法, 演算回路, データパス, グラフ
abstract	本稿では，演算回路自体の構造を演算アルゴリズムの専門知識を用いずに創発的に生成する設計手法を提案する．その中心となる着想が，進化的計算手法に基づいて回路構造を合成する進化的グラフ生成手法（EGG）である．提案するEGGは，回路構造を直接表現可能な「回路グラフ」を個体表現として定義する．また，回路グラフを部分回路グラフの集合と解釈し，部分回路グラフに基づく構造操作を定義する．定義された構造操作は，部分回路グラフの交換や置換を行い，回路グラフに限定した効率的な探索を可能とする．本稿では，まず，提案するEGGの基本概念とそのシステム構成を示す．その上で，定係数乗算器を合成した実験結果を示し，EGGの有効性を検証する．

題名	環境適応可能なリアルタイム視線推定 LSI の設計と評価
著者	○中村一博(名古屋大学/情報メディア教育センター), 中西正樹, 堀山貴史, 鈴木真人, 木村晋二, 渡邉勝正(奈良先端科学技術大学院大学/情報科学研究科)
keywords	視線推定, LSI, ヒューマンインタフェース, 画像処理, 認識
abstract	本稿では, 一台の固定カメラからの顔映像をもとに, ユーザの視線を推定する LSI について述べる. この LSI は, 640 x 480 4-bit グレイスケールの顔画像を入力とし, コンピュータディスプレイ上のユーザの注視点を推定する. 視線推定を行なう領域は縦横それぞれ 3 分割の, 9 個の同じ大きさの領域とし, LSI はその中からどの領域に視線があるかを推定する. 推定領域は 2-bit の x, y 座標で表され, この LSI は顔映像からの目領域と虹彩領域の抽出に基づいてリアルタイムに視線がある領域の座標を出力する. また, この LSI はユーザや使用環境の変化に適応する機能を持っている. 我々はまた, 視線推定に必要なメモリ量を 13 KB 以下に削減した. 本 LSI は, VHDLで設計を行い東京大学 VDEC の試作サービスを用いてローム 0.35um プロセス, 4.9mm 角の LSI として試作を行なった.

セッション C1-4 インタフェース・セントリック・デザイン (22日 16:00～17:00)
座長: 北嶋暁(大阪電気通信大)

題名	インタフェースに着目したIP再利用設計手法“インタフェース・セントリック・デザイン”の提案
著者	○鈴木敬(日立), 荒宏視, 矢野和男(日立製作所中央研究所), 中田恒夫(富士通研究所), 岩下洋哲(富士通研), 古渡聡(富士通)
keywords	ＩＰ, インタフェース, 再利用, 設計技術
abstract	システムＬＳＩの設計工数削減にはＩＰコアの再利用が必須である。再利用時には、それをブラックボックスとして扱え、少ない情報量で使い方を理解できる必要がある。ここで重要な情報はＩＰコアのインタフェース仕様である。本稿ではインタフェース仕様を中心にし、ＩＰコアの再利用を促進する設計手法「インタフェース・セントリック・デザイン」を提案する。従来、仕様は自然言語や図で表現されたドキュメントであったが、フォーマルでない仕様は曖昧さに起因する誤りの元になり、設計ツールとの連携も悪かった。本稿ではインタフェースをフォーマルに記述する言語をベースにした設計手法を紹介する。

題名	インタフェース仕様記述言語CWLとその応用
著者	○岩下洋哲, 中田恒夫(富士通研), 古渡聡(富士通), 鈴木敬, 荒宏視, 矢野和男(日立)
keywords	インタフェース・セントリック・デザイン, Component Wrapper Language, IP再利用, インタフェース仕様
abstract	“インタフェース・セントリック・デザイン”の中核的な役割を果たすインタフェース仕様記述言語Component Wrapper Language（CWL）の言語仕様とCWLの設計／検証支援への応用について紹介する。“インタフェース・セントリック・デザイン”は、IPコアのインタフェース仕様を正確に定義し、IPコア間の接続を中心に設計を進めようとする設計手法である。そのためCWLにはインタフェースを正確かつ網羅的に定義するための機能が備えられている。CWLは正規表現を基盤技術としており、有限状態機械のようなモデルを意識した言語でもある。

セッション D1-3 量子計算とペトリネット (22日 13:30～14:30)
座長: 太田淳(愛知県立大)

題名	量子計算とペトリネット
著者	○辻孝吉(愛知県立大)
keywords	Petri Nets, Quantum Computing, qubit, quantum Turing machines, quantum Petri net
abstract	Quantum computing builds upon ``a suggestion of Feynman'' and ``quantum circuits and quantum Turing Machines'' which are introduced by Deutsch. In particular, since Shor gave a polynomial time algorithm for the problems of prime factorization and discrete logarithms, the investigations for quantum algorithms become active. On the other hand, The extended Petri net models for the concurrent systems are useful. In this paper, in order to investigate the quantum computing by using net theory, we introduce an extended Petri net ( EPN ) III and III'. Furthermore, we show the modeling methods of a qubit and a quantum Turing machine by using EPN III' and its properties.

セッション D1-4 ネットワーク設計理論 (22日 15:00～17:00)
座長: 中山慎一(徳島大)

題名	通信トラヒック理論における最近の話題 -裾野の長い分布を要素にもつモデル -
著者	○滝根哲哉(京都大)
keywords	単一サーバ待ち行列, 裾野の長い分布, 長期依存性
abstract	通信トラヒック理論における最近の話題の中から、裾野の長い分布を要素にもつ単一サーバ待ち行列に関する結果を紹介する。裾野の短い分布のみからなる従来のモデルでは待ち時間分布や客数分布の裾野は指数的に減少することが知られている。一方、裾野の長い分布を要素にもつモデルでは、これらの性能指標の裾野分布もまた長くなる。このようなモデルに対する有益と思われる結果をいくつか示した後、最近、取り挙げられることが多いトラヒックの長期依存性や自己相似性との関連に触れ、性能指標の分布の裾野が長いという、ある種異常な現象が、長期依存性や自己相似性とは直接的な関係にはないことを解説する。

題名	ネットワーク構成問題とアルゴリズム
著者	○伊藤大雄(京都大)
keywords	連結度, 領域グラフ, 供給点配置問題, 部分グラフ, アルゴリズム
abstract	通信網は中継回線を枝に、交換局を節点に置き換えることによってグラフにモデル化できる。従ってグラフ・ネットワーク上の組合せ最適化問題の多くが通信網に対し重要な応用を持つ。本稿では、領域グラフとNA連結度の概念を用い、ネットワーク構成問題（部分グラフ問題、スーパーグラフ問題、供給点配置問題）を中心にグラフアルゴリズムの通信網への応用について述べる。

特別招待講演 (22日 17:40～18:40)

「宇宙から見た地球---我々とはいかなる存在か？」
松井孝典(東京大)

2002年4月23日(火)午前

セッション A2-1 カオスと発振器 (23日 9:25～10:15)
座長: 関屋大雄(千葉大)

題名	４次元カオス的スパイキング発振器とその合成について
著者	○中野　秀洋, 斉藤　利通(法政大学　工学部　情報電気電子工学科)
keywords	積分発火系, カオス, 分岐, OTA, 3ポートVCCS
abstract	４次元カオス的スパイキング発振器(４次元CSO)を提案する。系は、３つのキャパシタ、３ポート電圧制御電流源(3PVCCS)、スイッチ、定電圧源で構成される高次元積分発火系である。系は様々な分岐現象を呈する。また、３つのOTAを用いた3PVCCSの実装法を提案する。OTAの接続パターンは数多く存在するが、これらのパターンを回路方程式の特性根によって分類し、所望の現象を呈する４次元CSOの合成法について考察する。この考察に基づく簡素な実装回路によって、４次元CSOが呈する典型的な現象を確認する。

題名	反転入力を有する睡眠覚醒発振器
著者	○亀山祐一, 斎藤裕一, 鳥飼弘幸, 斎藤利通(法政大学工学部情報電気電子工学科)
keywords	反転入力, 睡眠覚醒発振器, 弛張発振器, 同期
abstract	我々はこれまで、睡眠覚醒発振器が呈する基本現象を考察してきた。同発振器は、ヒト睡眠覚醒モデルに基づいた、しきい値が周期的に変化する弛張発振器である。ここで、しきい値の周期は地球の周期に対応する。パラメータに依存して同発振器は周期的、カオス的等の様々な現象を呈する。本論文では、同発振器に光刺激に対応した反転入力を印加し、同発振器が呈する同期現象を考察する。例えば、反転入力により複雑な現象がしきい値の周期に同期した状態へと変化する。これは、光刺激による時差ぼけ解消法の基本にもなっているかもしれない。また、代表的な現象は回路実験によって確認されている。

セッション A2-2 高精度数値回路解析 (23日 10:45～12:00)
座長: 鹿毛哲郎(半導体理工学研究センター)

題名	集合値写像を用いた非線形回路の変動解析
著者	○兵藤弘章, 山村清隆(中央大学理工学部電気電子情報通信工学科)
keywords	非線形回路, 変動解析, 集合値写像, 全解探索法, 線形計画法
abstract	非線形回路の設計・解析問題において，非線形素子の特性が変動したときに回路全体の特性がどのように変動するかを見積もることは，信頼性の高い回路を設計する上で重要である．このような変動解析では，非線形素子の特性を集合値写像で表すことがしばしば有効となる．しかし集合値写像を含む非線形方程式の解（点ではなく集合）はしばしば複数の連結成分から構成される．そのような場合，解集合のすべての連結成分を求めることが必要となり，非常に難しい問題となる．本論文では，非線形抵抗の素子特性が「二つの区分的線形関数によって挟まれた非凸多角形」で表される``区分的台形写像''によって与えられる場合を想定し，そのような非決定性素子を含む回路のすべての解（より正確にはすべての解集合を含む多面体）を求めるアルゴリズムを提案する．

題名	SPICEを用いた複数個の動作点解析 -全解探索への挑戦-
著者	○高田幸司(徳島大学工学部), 木内一慶(富士通), 山上喜廣, 西尾芳文, 牛田明夫(徳島大学工学部)
keywords	ニュートンホモトピー法, 全解探索, 動作点解析, 非線形回路, 回路シミュレーション
abstract	直流解析は回路設計における重要なステップであるが，近年，ICの大規模化と複雑化に伴い，特に，大規模な回路の複数個の動作点を求めることが必要になってきた．そこで，ここでは，ニュートン・ホモトピー法に基づいたSPICE の過渡解析ツールを用いた解析手法を提案する．この場合，回路に含まれている正帰還ループの各１点からの節点電圧を変数として取り出すことによって複数個の動作点を探索できる手法を提案する．この手法は回路方程式やヤコビー行列を求めることなく動作点解析ができるために汎用性の点で優れている．また，全解を探索するために解曲線が孤立した枝を持つような場合にも適用できるアルゴリズムを提案する．

題名	多次元ウェーブディジタルフィルタを用いた不均一線路の時間領域解析に関する一考察
著者	○緒方将人, 西哲生(九州大学大学院システム情報科学研究院情報工学部門)
keywords	分布定数・集中定数混在回路, 時間領域数値解, 時間領域有限差分法, 多次元ウェーブディジタルフィルタ
abstract	多次元ウェーブディジタルフィルタ（MD-WDF)の原理に基づいたFDTD法（時間領域差分法）を用いて分布定数・集中定数混在回路の時間領域解を数値計算した．従来のMD-WDFは格子点を等間隔にしか配置できない制約があるため，不均一線路を計算する場合，波長の短い媒質に合わせて格子点幅を取らなくてはならない．したがって，媒質の伝搬速度が大きく変化する不均一線路を計算する場合，計算次元の増加が予想される．本稿では，従来の制約を緩和できるMD-WDFを構成し，格子点を不均一に配置できるように改良した．提案手法の有用性については，数値実験によって検証した．

セッション Ba2-1 MOSアナログ回路 (23日 9:00～10:40)
座長: 板倉哲朗(東芝)

題名	低歪み電流減算回路を用いた二段積みOTA
著者	高窪統(中央大学理工学部電気電子情報通信工学科), ○渡部亮, 高窪かをり(東海大学工学部電子工学科)
keywords	二段積み, チャネル長変調効果, OTA, カレントホロワ
abstract	A low distortion OTA for short channel devices is proposed．The proposed OTA consists of two MOSFET's, current subtrac- tor in which both MOFET's have same drain to source voltage by employing current follower.The characteristic of the proposed OTA has been confirmed by SPICE simulation.

題名	A Constant Bandwidth CMOS VGA ckt.
著者	Khayrollah Hadidi(Urmia University / Electrical Enginnering Department), 伊東　充吉, ○大島　宗之, 佐々木　昌浩, 松本　隆(早稲田大学　/　理工学部　電気電子情報工学科　大学院　理工学研究科)
keywords	フィルタ, 演算増幅器, CMOS
abstract	従来，VGA回路は可変抵抗を用いた負帰還回路などによって実現されている．しかし，その構造上，増幅器の利得そのものを変化させているので，利得が帯域幅に依存してしまい，利得を変化させると周波数に関して大きな制限を受けてしまう，という欠点を持っていた．そこで，増幅器の前に入力制御回路を組み込み，入力信号を変化させることによって，回路全体の増幅率が変化したかのように見せる方法を考えた．この方法を用いることによって，増幅器自体の特性を固定して回路全体の増幅率を変化させ，帯域幅に独立した利得を持つ新型VGA回路を実現した．今回，この新型VGA回路についてシミュレーションを行ったので，その概要を報告する．

題名	能動的な樹状突起ハードウェアモデルの逆伝搬特性の非線形性
著者	○永海　治樹, 薛　宗陽(日本大学理工学部), 染谷　和孝((株)染谷電子), 佐伯　勝敏, 関根　好文(日本大学理工学部)
keywords	樹状突起, 能動線路, ハードウェアモデル, 逆伝搬
abstract	我々は，神経回路網を構成する基本単位であるニューロンの特性をハードウェアによる実現する研究を行っているおり，そのひとつとして，樹状突起の能動的特性に注目し，先に逆伝搬特性をシミュレートできるハードウェアモデルを提案した．本稿では，先に提案したモデルの発火パターンに注目し，能動的な樹状突起ハードウェアモデルの時空間加算特性と能動的特性を中心に検討を行い，その結果として，本モデルの空間的加算特性を明らかにしている。また，本モデルの能動的な特性において，本モデルの負性抵抗部のゲート電圧は回路の動作に深く関わっていることを明らかにしている．

題名	Dynamics of Dickson Charge Pump Circuit
著者	○Kenji Kashiwase, Haruo Kobayashi, Nobuyuki Kuroiwa(群馬大学　工学部　電気電子工学科), Naoto Hayasaka(群馬大学　工学部　電気電子工学科.), Takao Myono, Tatsuya Suzuki, Takashi Iijima, Shuhei Kawai(三洋電機　セミコンダクターカンパニー)
keywords	Charge Pump, High Voltage Generation, Power Supply Circuit, State Space Approach, Efficiency
abstract	This paper presents dynamics of Dickson charge pump circuits for high voltage generation. Several formulas regarding their output voltage, energy and efficiency　in the transient state and the steady state are derived.

セッション Bd2-1 適応信号処理 I (23日 9:25～10:15)
座長: 棟安実治(関西大)

題名	QPSK復調における周波数オフセット推定法
著者	○尾保手茂樹, 永井大介, 鹿子嶋憲一(茨城大学工学部メディア通信工学科)
keywords	周波数オフセット, QPSK, BPF, シャドーイング, ディジタル信号処理
abstract	QPSK復調時に直交検波部の局部発振回路に周波数オフセットがあるとBERが劣化する．従来からこの周波数オフセットを推定する手法が提案されているが，大きな周波数オフセットや雑音が存在する環境でこれを推定できる手法はあまり検討されていない．雑音の存在する環境で簡易に大きな周波数オフセットを推定するにはディジタル適応BPFが有効である．しかし受信機では帯域外雑音を抑圧する目的で挿入されるIF帯BPFによりに雑音が有色化されるため収束値が目標値に対してバイアス誤差を持つ．本稿で提案する手法は，BPFのもつ位相特性が振幅特性の中心周波数においてゼロとなる点に着目し，この特性を用いてBPF係数に対して負帰還をかけて制御する手法である．このときQPSKの同相チャネルと直交チャネルの雑音が無相関であるためバイアス誤差が発生しない．さらに提案手法はシャドーイングなどの回線切断状態においても上記で述べた雑音の無相関性から現状を保持してドリフトしないため，移動体通信に適した周波数オフセット推定手法である．白色ガウス雑音伝送路におけるBERにより提案手法の評価を行った結果，提案手法は従来の適応BPFと比較して低いBERが得られることを確認した．

題名	An Adaptive Line Enhancer Based on Constrained FIR Filter
著者	○James Okello(電子情報工学科九州工業大学), Hiroshi　Ochi(九州工業大学電子情報工学科), Yoshio　Itoh(鳥取大学電気電子工学科)
keywords	Adaptive, Filter, Line enhancer, Notch
abstract	In this paper, we propose an adaptive algorithm for adaptive line enhancer (ALE)based on unit norm and zeros constrain. By incorporating these two constrains, we show that the effect of a white disturbance signal on to the convergence of the ALE is eliminated in the mean sense. Furthermore, by introducing a control mechanism for a second order ALE, it is shown that the stability and convergence of the system is guaranteed even if there is a sudden change in the frequency of the input sinusoidal signal. Simulation results that are presented, verify these properties.

セッション Bd2-2 適応信号処理 II (23日 10:30～11:45)
座長: 比嘉良人(日本TI)

題名	能動騒音制御システムにおける補助フィルタの同定を必要としない連立方程式法
著者	○棟安実治(関西大学工学部), 久安修(広島大学工学部), 藤井健作(姫路工業大学工学部), 雛元孝夫(広島大学工学部)
keywords	能動騒音制御, 連立方程式法, 補助フィルタ, 適応アルゴリズム, 計算量
abstract	連立方程式法は誤差経路系の推定を必要としない能動騒音制御アルゴリズムの一つである．連立方程式法では，騒音検出マイクロホンから誤差検出マイクロホンに至る騒音制御フィルタを含む系全体の伝達関数を，補助フィルタとして同定する必要があるため，計算量が増加してしまう．本稿では，この補助フィルタの同定を必要としない連立方程式法を用いた能動騒音制御システムを提案する．ここでは，誤差信号と入力信号をある程度の長さ記憶させることにより，補助フィルタの同定を不要としている．提案手法によれば，従来法の約4分の3の計算量でほぼ同等の結果が得られる．また，シミュレーション例から，従来手法の利点も失われていないことが確認される．

題名	音声の基本周期を利用した線形予測に基づく騒音抑圧法
著者	○川村　新(鳥取大学工学部), 藤井　健作(姫路工業大学工学部), 伊藤　良生, 副井　裕(鳥取大学工学部), 中西　功(鳥取大学教育地域科学部)
keywords	騒音抑圧, 線形予測器, 音声基本周期
abstract	有声音は短時間で観測すると基本周期を有する定常信号であるとみなすことができる．本論文では，この性質を利用した線形予測器により，音声に重畳する周囲騒音を抑圧する方法について検討している．すなわち，音声の基本周期分過去の信号とその周辺信号のみを用いる線形予測器を構成し，現在の信号を予測する．このような線形予測器では，予測値として線形結合される過去の信号と強い相関をもつ現在の音声信号を容易に予測することができる．しかし，その過去の信号と相関をもたない信号成分は予測することができない．したがって，線形予測器の予測値は騒音抑圧された音声信号を表現することになる．本論文では，このような騒音抑圧方式について検討しており，いくつかのシミュレーション結果から広帯域騒音に対する本手法の有効性が確認される．

題名	周波数領域一般化サイドローブキャンセラを用いた適応話者追尾2チャンネルマイクロホンアレーの計算量削減
著者	○川上　裕幸, 阿部　正英, 川又　政征(東北大学大学院工学研究科)
keywords	適応マイクロホンアレー, 一般化サイドローブキャンセラ, 話者追尾, ブロック適応, 可変ステップサイズ
abstract	本稿では，著者らがこれまでに提案していた適応話者追尾2チャンネルマイクロホンアレーの計算量を削減する．提案法では，著者らがこれまでに提案してきた手法に周波数領域ブロック適応アルゴリズムを適用することで計算量を削減する．また，計算量を削減することによる追尾性能の劣化を抑えるために，話者追尾に用いるステップサイズを適応的に変化させるアルゴリズムを提案する．計算機シミュレーションにおいて，提案する手法は，これまでに提案してきた手法と比べ，計算時間が大幅に削減され，出力SN比の劣化も1dB以下と小さい値に抑えることができることを確認できた．

セッション C2-1 論理合成 (23日 9:00～10:00)
座長: 高木一義(名古屋大)

題名	AND-EXOR論理式最小化アルゴリズムの高速化
著者	○平山貴司, 佐藤亨, 西谷泰昭(岩手大学工学部情報システム工学科)
keywords	AND-EXOR二段論理回路, AND-EXOR論理式, ESOP, 論理最小化アルゴリズム, アルゴリズム高速化
abstract	本論文では，従来よりも高速なAND-EXOR論理式の最小化アルゴリズムを提案する．本手法の高速化のポイントは，再帰呼び出しを行う条件を改良することにより，無駄な計算を減らしたことにある．本アルゴリズムにより，4つのベンチマーク回路の最小解が初めて明らかになった．

題名	排他的論理和を用いたランダムテスト容易な論理表現法
著者	○石川綾志(群馬大学大学院工学研究科情報工学専攻博士後期課程), 五十嵐友則(群馬大学大学院工学研究科情報工学専攻博士前期課程), 平山貴司(岩手大学工学部情報システム工学科), 清水賢資(群馬大学工学部情報工学科)
keywords	EXOR, ランダムテスト, pseudocube, pseudoproduct
abstract	subcubeの概念を一般化したpseudocubeに基づく論理表現法Sum-of-Pseudoproduct(SPP)型は、従来のSum-of-Product(SOP)型よりもコンパクトな表現が可能であることが知られている。本稿では、同表現法がランダムパタンテストに対して、テスト容易であることを示す。特に、同じくEXORを用いた表現法のESOP型との比較により、テスト容易性とコンパクト性が高いことを示す。また、pseudocubeに基づく新たな表現法EXOR-Sum-of-Pseudoproduct(ESPP)型を提案する。このESPP型は、ESOP型とSPP型の両方の性質を持ち、よりコンパクトでテスト容易な回路を実現する可能性を持つ。本稿では、これを生成する簡単なアルゴリズムを与え、実験からテスト容易であることを示す。

セッション C2-2 上流設計 (23日 10:30～12:00)
座長: 武内良典(大阪大)

題名	仮想回路をカプセル化したHwObject を実行するHwModule
著者	○今中　晴記, 志賀　裕介, 工藤　健慈, 上野　貴史, 関根　優年(東京農工大学工学研究科電子情報工学専攻関根研究室)
keywords	FPGA, 動的再構成, 仮想回路, 機能分散処理, オブジェクト指向
abstract	本論文ではHW/SW混載システムの主要ハードウェア部品のHwModuleを提案する。HW/SW混載システムはソフトウェアとハードウェアが協調して動作することを目的とした機能分散型のシステムである。ハードウェア部分の処理は仮想回路とデータをまとめてオブジェクト指向によりHwObjectとしソフトウェアのようにハードウェアを扱うことが可能である｡HwModuleはFPGA、メモリ、マイクロプロセッサ、PCIバスインターフェイスで構成され、HwObjectの実体の処理が行われる。

題名	DSPプロセッサコアのハードウェア/ソフトウェア協調合成システムのための演算語長縮小化手法
著者	○田川博規, 嶋下和宏(早稲田大学理工学部電子・情報通信学科), 戸川望(北九州市立大学国際環境工学部情報メディア工学科/早稲田大学理工学総合研究センター), 柳澤政生, 大附辰夫(早稲田大学理工学部電子・情報通信学科)
keywords	ハードウェア/ソフトウェア協調合成, ハードウェア/ソフトウェア分割, 演算語長, DSPプロセッサ, アセンブリコード
abstract	演算語長をnビットからn/2ビットに縮小することでプロセッサの面積削減を図る．一般的に，このときnビットの結果を得るには少なくとも2回の演算命令を実行しなければならない．我々の提案しているハードウェア/ソフトウェア協調合成システムでは，これまで，アプリケーションプログラムのデータ長はプロセッサコアの演算語長と等しいことを前提としていた．本稿では，プロセッサカーネルに接続されている各演算器において演算語長縮小を試み，その中で時間制約を満足し，最も大きく面積を削減する演算器の演算語長を縮小する手法を提案する．また，計算機実験により本手法の有効性を確認した．

題名	組込みシステムのアーキテクチャレベルにおける消費電力見積り手法
著者	水野　洋(松下電器産業株式会社半導体社開発本部), ○小林　弘幸(大阪大学大学院工学研究科情報システム工学専攻), 尾上　孝雄(京都大学大学院情報学研究科通信情報システム専攻), 白川　功(大阪大学大学院工学研究科情報システム工学専攻)
keywords	組込みシステム, 消費電力, アーキテクチャレベル, 命令レベルシミュレータ, 協調設計
abstract	本文では，組込みシステムのハードウェア/ソフトウェア協調設計におけるアーキテクチャレベルでの消費電力見積り手法を提案する．組込みシステムの設計では，アーキテクチャ設計時点において，実行時間，ハードウェア・コスト，および消費電力を見積り，これに基づいて最適なハードウェアとソフトウェアの構成を決定することが望まれる．本手法では，アーキテクチャレベルで，データの転送を考慮してシステムの各構成要素の正確なエネルギーモデルを定義し，このエネルギーモデルを既存の命令セットシミュレータに組込むことにより，実行時間，ハードウェア・コスト，および消費電力を正確に見積り，複数の候補アーキテクチャの中から最適なアーキテクチャを決定することを可能とした．

題名	Minimization of Iteration Period in Assignment-Constrained Schedule for Data-Path Synthesis
著者	○大橋　功治, 金子　峰雄(北陸先端科学技術大学院大学　情報科学研究科)
keywords	パイプラインスケジュール, 資源割り当て, 高位合成, 最長パス, 繰り返し周期
abstract	This paper treats loop pipeline scheduling problem under given resource assignment. First we transform our scheduling problem into the problem to assign integers to disjunctive arcs introduced to resolve lifetime collisions, and evaluate a possible range of each variable to be fixed. After that, we propose a heuristic method to find the minimum iteration period based on the reduction of these ranges using sensitivity to iteration period. Experimental results for both the fifth-order elliptic wave filter benchmark and its modified version in which the number of operations and data is doubled show the proposed method runs about 700-3000 times faster than the exact solution method, while it can find the optimal iteration periods in most cases.

セッション D2-1 グラフアルゴリズム (23日 9:00～10:40)
座長: 佐々木淳(NTT), 渡辺郁(大阪電気通信大)

題名	グラフの指定点2点連結化問題に対する2-近似アルゴリズム2-ABIS
著者	田村誠, ○田岡智志, 渡邉敏正(広島大学大学院工学研究科情報工学専攻)
keywords	辺付加問題, 指定点集合, 点連結度, 近似比, 多項式時間アルゴリズム
abstract	グラフの指定点2点連結化問題(2VCA-SV)とは次のように定義される：無向グラフG=(V,E)、Gの部分グラフG_0=(V,E')、指定点集合S⊆V、コスト関数c:E→R^+(非負実数) が与えられたとき、G_0+E''=(V,E'∪E'')(E''⊆E-E')が Sの任意の2点間に内素なパスを2本以上持つようなもののうち、コスト総和が最小となるE''を求めよ。本稿では、G_0がSを含む連結成分を持つ場合の2VCA-SVに対する O(\|V\|\|E\|+\|V\|^2 log\|V\|)時間の2-近似アルゴリズム2-ABISを提案する。

題名	移動体通信における充電回数を最小にする送信スケジューリングアルゴリズム
著者	○仁井康夫(豊橋技術科学大学知識情報工学課程学部4年), 増山繁(豊橋技術科学大学知識情報工学系)
keywords	スケジューリング, アルゴリズム, 彩色問題, アドホックネットワーク, 充電回数最小化
abstract	アドホックネットワークのように端末自身が通信の中継を行う移動体通信端末は，充電を行わない限り，限られた数のメッセージしか中継できない．しかし，高頻度の充電は，端末が持つ移動体としての利便性を損なうことになる．そこで，本研究では，このようなネットワーク上にメッセージの送信要求が与えられた場合，端末の充電回数が最小になるメッセージの送信順を求めるアルゴリズムの設計を行った．その結果，端末間の接続状況が時間的に変化せず，ネットワークの形状が線状もしくは木に限定されるとき，多項式時間で解くことができるアルゴリズムを設計できた．なお，ネットワークが一般のグラフとなる場合，本問題はNP困難となる．

題名	矩形描画の列挙
著者	○高木正博, 中野眞一(群馬大学工学部情報工学科)
keywords	グラフ, アルゴリズム, グラフの描画, 列挙
abstract	グラフを、各面が矩形(長方形)であるように、かつ、辺が交差することなく平面に描画したものを、グラフの矩形描画と呼ぶ。ここで、外面の輪郭も矩形として描画するものとする。最大次数が高々3であるすべてのグラフの、すべての矩形描画を、重複も抜けもなく列挙する高速なアルゴリズムが、最近、我々によって与えられた。本文ではこのアルゴリズムを、次数制限のない一般のすべてのグラフの、すべての矩形描画を列挙するものに一般化する。矩形描画で、外面の輪郭の矩形の4つの直線分のうち、ちょうど1つの直線分を底辺として指定したものを底辺つき矩形描画と呼ぶ。本文のアルゴリズムは、内面の個数が高々$n$個である底辺つき矩形描画のすべてを、重複も抜けもなく、描画1つあたり$O(1)$時間で生成する。使用する作業用記憶領域はアルゴリズム全体で$O(n)$である。我々のアルゴリズムは各描画を、直前に出力した描画からの差分として出力する。このアルゴリズムを部分的に変更することにより、内面の個数がちょうど $n$個である底辺つき矩形描画のすべてを、重複も抜けもなく、描画1つあたり $O(1)$時間で生成するアルゴリズムが得られる。また、内面の個数がちょうど$n$個である矩形描画(底辺は指定しない)のすべてを、重複も抜けもなく、描画1つあたり$O(n)$時間で生成するアルゴリズムも与える。これらのアルゴリズムが使用する作業用記憶領域はアルゴリズム全体で$O(n)$である。

題名	Efficient Generation of Plane Triangulation with a Degree Constraint
著者	○田中　博行, 李　章剣, 中野　眞一(群馬大学工学部情報工学科中野研究室)
keywords	グラフ, アルゴリズム, 平面グラフ, 列挙
abstract	A \lq\lq based'' plane triangulation is a plane triangulation with one designated edge on the outer face. In this paper we give a simple algorithm to generate all biconnected based plane triangulations with at most $n$ vertices and with maximum degree at most $D$. The algorithm uses $O(n)$ space and generates such triangulations in $O(1)$ time per triangulation without duplications. The algorithm does not output entire triangulations but the difference from the previous triangulation. By modifying the algorithm we can generate all biconnected (non-based) plane triangulations with at most $n$ vertices and maximum degree at most $D$ in $O(n^3)$ time per triangulation without duplications.

セッション D2-2 [特別セッション] 離散システム理論の地理情報システムへの応用 (23日 11:10～12:00)
座長: 大澤新吾(群馬大)

題名	地図における点と辺に対するラベルの自動配置
著者	亀田貴之(日立製作所情報制御システム事業部), ○今井桂子(中央大学理工学部情報工学科)
keywords	ラベル配置問題, 点ラベル, 辺ラベル, 路線図, 地理情報処理
abstract	平面に描画されたグラフや地図において，点，辺，領域に対して，テキストラベルを配置する問題をラベル配置問題という．本稿では，点に対して連続したラベル候補位置を用いて，可能な限りラベル同士が離れるように配置する手法を提案する．また，数値地図では路線や川が補間点の集合で表されていることから，それらを結ぶ短い辺からなるチェインを考え，複数のチェインが存在している場合にチェインに沿ってラベルを配置する問題を考える．さらにそれらを組み合わせ，点とチェインに同時にラベルを配置する手法を構築し，実際の地図データを用いて，東京都の地下鉄の路線図に駅名と路線名のラベルをつける実験を行ない，有効性を示した．

題名	Optimal Spatial Data Transmission for Mobile Terminals based on Object Oriented Geographical Information Systems
著者	○宮城尚平, 大塚敦, 名嘉村盛和, 玉城史朗(琉球大学工学部情報工学科), 翁長健治(ディジタル社会総合研究所)
keywords	GIS, 離散最適化, オブジェクト指向, 空間データ, 空間データ転送
abstract	This paper proposes an optimal spatial data transmission in a network-base object-oriented GIS. Since spatial data are represented as collection of feature objects in object-oriented GISs, flexible selection can be allowed for the spatial data transmission. Our propose is to reduce the size of spatial data with quality keeping, therefore, we try to select spatial data by taking account of usefulness of data and the band-width and display size of user's terminal. In this paper, we formalize the selection problem as an integer programming, and then develop an exact algorithm based on branch and bound (B&B) approach and a heuristic algorithm.

2002年4月23日(火)午後

セッション A2-3 SoC/SiP時代の配線アーキテクチャ (23日 13:30～14:45)
座長: 増田弘生(半導体理工学研究センター)

題名	SoC/SiP時代の配線アーキテクチャ
著者	○益一哉(東京工大)
keywords	SoC/SiP, LSI配線
abstract	本稿では、将来のSoC/SiPアーキテクチャの評価と新規配線構造導入という観点から、 LSI配線の設計において配線長分布を統計的に取り扱い性能予測や回路設計をできる可能性があること、ならびにチップ内部においても従来のRC回路設計から脱却する必要が生じていることを紹介する。

セッション A2-4 VLSIモデリング技術 (23日 15:15～16:30)
座長: 浅井秀樹(静岡大)

題名	斜め配線を含むVLSIの高速オンチップ・インダクタンス抽出
著者	○黒川　敦(三洋電機株式会社), 蜂屋　孝太郎(日本電気株式会社), 佐藤　高史(株式会社日立製作所), 徳升　一也, 増田　弘生(株式会社半導体理工学センター)
keywords	インダクタンス, 寄生抽出, VLSI配線, 幾何学的平均距離, 表皮効果
abstract	幾何学的平均距離から求めた自己インダクタンスの近似式と断面を無視した2本の線状間で正確な相互インダクタンスの式を使って、斜め配線を含むVLSIのオンチップ・インダクタンスを抽出する方法を提示する。　現実的な配線の適用例では、3Dソルバーに対して絶対値平均誤差で約1％、処理速度は60倍以上高速であった。本手法は、VLSIの配線インダクタンス抽出に有効である。

題名	インダクタンスが配線遅延に及ぼす影響の定量的評価方法
著者	○佐藤　高史(日立製作所), 金本　俊幾(三菱電機), 黒川　敦(三洋電機), 川上　善之(松下電器), 岡　宏規(NTTアドバンステクノロジ), 北浦　智靖(富士通研究所), 池内　敦彦(東芝), 小林　宏行(日本シノプシス), 橋本　昌宜(京都大学)
keywords	インダクタンス, 遅延計算, タイミング解析, スクリーニング
abstract	RC モデルと RLC モデルで計算される遅延時間の差を定量的に求める方法を新規に提案する。本手法により，さまざまなプロセス世代や設計環境におけるインダクタンスの影響考慮の必要性が把握でき，(1) 設計開始前にスクリーニング条件を吟味してインダクタンスを意識不要な設計ルールを作成すること，(2) インダクタンスを考慮して遅延計算すべき配線の過不足ない指摘や RC モデルによる遅延計算の誤差見積り，等が可能となる。具体的な適用例として，半導体技術ロードマップを参考に 0.1 um ノードの配線構造を仮定し，手法の有効性を確認した。配線長 2 mm以下の配線に対する遅延時間差は最大約 7 ps，RC モデルによる配線遅延計算誤差の最大値は約 51 %であった。

題名	トランジスタ特性のチップ内ばらつきを考慮した統計遅延解析手法
著者	○岡田健一, 山岡健人(京都大学情報学研究科通信情報システム専攻), 藤田智弘(立命館大学理工学部電気電子工学科), 小野寺秀俊(京都大学情報学研究科通信情報システム専攻)
keywords	製造ばらつき, 遅延解析, 統計遅延解析, チップ内ばらつき, 応答曲面
abstract	製造ばらつきの考慮において，チップ間のばらつきのみならず，チップ内のばらつきを考慮することが重要である．本稿では，チップ内ばらつきを考慮した統計遅延解析手法を提案する．現実的な回路遅延変動量を知るためには，ゲート遅延ばらつきを精度よく求めることが重要である．提案手法では，実測したトランジスタ特性のばらつきに基づき，ゲート遅延ばらつきを求める．トランジスタ特性についてチップ内ばらつきモデルとチップ間ばらつきモデルを提案し，それぞれのモデルパラメータ抽出法について述べる．トランジスタ特性からゲート遅延を求めるために，応答曲面モデル(RSM)による手法を用いる．統計解析には，静的遅延解析(STA)によるモンテカルロシミュレーションを行なう．実験結果より，チップ内ばらつきのモデル化精度の重要性を示す．チップ内ばらつきにおいてゲートサイズ依存性を考慮しなかった場合，遅延変動量の見積りで誤差が大きくなることを示す．

セッション AD2-3 [AD分科会合同特別セッション] 遺伝子ネットワークのモデル化 (23日 13:30～14:40)
座長: 市瀬夏洋(東京大)

題名	遺伝子ネットワークのブーリアンネットワークによるモデル化と推定アルゴリズム
著者	○阿久津達也(京都大)
keywords	遺伝子ネットワーク, ブーリアンネットワーク, マイクロアレイ, バイオインフォマティクス
abstract	本稿では遺伝子発現データからの遺伝子ネットワーク推定および腫瘍細胞分類に関して、筆者らがブーリアンモデルを用いて研究してきた結果について、数理的側面を中心に述べる。まず、ブーリアンネットワークを一意に推定するのに必要なデータ数（サンプル数）について述べる。次に与えられたデータに無矛盾なネットワークを計算するためのアルゴリズムを示す。さらに、誤差のあるデータを扱うためのノイズ付きブーリアンネットワークを提案し、その推定アルゴリズムおよび推定に必要なデータ量を示す。また、遺伝子発現データからの腫瘍細胞分類に有用な遺伝子群を選択するためのブール関数（しきい値関数）に基づく手法について述べる。

題名	大規模遺伝子間相互作用推定システムの設計・開発
著者	牧幸浩, 上田尚学(九州大学大学院生物資源環境科学府生物機能科学専攻), 古賀信人(九州工業大学大学院情報工学科情報科学専攻), ○岡本正宏(九州大学大学院生物資源環境科学府生物機能科学専攻)
keywords	逆問題, 数値最適化, ネットワーク推定, 遺伝的アルゴリズム, 遺伝子間相互作用
abstract	ＤＮＡマイクロアレーやジーンチップを用いて、野生株やある特定の遺伝子の破壊、強制発現条件下での、遺伝子ネットワークを構成する物質（mRNAなど）の動的挙動（タイムコース）が観測されると期待されるものの、現時点では、そのような観測タイムコースデータから相互作用を推定するための情報科学的手法が確立されていない。一般に、観測されるシステム要素の動的挙動（タイムコース）から、システム要素間の相互作用を推定することは、一種の逆問題(inverse problem)である。微分方程式で立式する上で、そのシステム内で行われている個々の反応の詳細が既知であれば、質量作用則に基づく表記は有効であるが、現段階では、遺伝子ネットワークを構成する物質の生成過程や分解過程がそれぞれいくつのパス(経路)から成るのか特定できないため、質量作用則による表記は不適当である。我々は、逆問題解決のための革新的な突破口として、微分方程式の立式に、べき乗則(power-law formalism)に基づいたS-systemモデルを、観測データを再現する多数の内部パラメータの自動推定法に遺伝的アルゴリズム6)をベースとする手法を導入し7, 8)、遺伝子ネットワークの相互作用問題に適用した。

セッション AD2-4 [AD分科会合同特別セッション] 遺伝子ネットワークのモデル化 (23日 15:05～16:30)
座長: 岡本正宏(九州大)

題名	ハイブリッド関数ペトリネットによる大腸菌のlacオペロンと解糖系の遺伝子ネットワークのモデル化とシミュレーション
著者	○藤田祥恵(山口大学理学部), 土井淳(山口大学大学院理工学研究科), 松野浩嗣(山口大学理学部), 宮野悟(東京大学医科学研究所ヒトゲノム解析センター)
keywords	遺伝子ネットワーク, ハイブリッド関数ペトリネット, バイオシミュレーション, 大腸菌, lacオペロン
abstract	我々は先に，ハイブリッドペトリネット(HPN)を用いた遺伝子制御ネットワークを含むバイオパスウエイの記述方法を提案した。この方法を用いれば，微分方程式などの数学的な知識や，プログラミングのスキルをもたない生物学者でも，バイオパスウエイのモデル化をすることができる。　本稿ではまず，バイオパスウエイの記述により適するようにHPNを拡張したハイブリッド関数ペトリネット(hybrid functional Petri net: HFPN)について簡単に説明する。次に典型的なバイオパスウエイであるlacオペロンの二重調節機構について説明し，これをHFPNでモデル化する方法について述べ，幾つかの遺伝子の変異体についてタンパク質の濃度の振る舞いを観察した結果について報告する。

題名	遺伝子ネットワークモデルとその設計について
著者	○市瀬夏洋, 合原一幸(東京大)
keywords	遺伝子ネットワーク, 区分線形系, 遺伝子ネットワーク設計
abstract	本研究では、遺伝子ネットワークの構成的手法による理解に関する基礎的知見を得るために、遺伝子発現の定性的パターン(発現・非発現のバイナリパターン)から遺伝子ネットワークモデルを設計するような、発現ベースの遺伝子ネットワーク設計手法を開発することを目的とする。設計に用いる遺伝子ネットワークモデルとして連続時間スイッチングネットワークを採用し、ネットワークの構造(相互作用項)を、遺伝子発現の定性的挙動から、線形計画法を基にした最適化手法によって設計することが可能であることを示す。

題名	遺伝子の選択的発現に関するネットワークモデル及びバンドパスフィルタの設計
著者	○森下喜弘, 合原一幸(東京大学大学院新領域創成科学研究科複雑理工学専攻)
keywords	遺伝子ネットワーク, 選択的発現
abstract	近年の分子生物学と実験技術の急激な進歩によって、我々は生体内情報処理のメカニズムを遺伝子レベルで理解できるようになってきた。代謝や発生、神経の可塑性といった多くの生命現象では関与する遺伝子発現量が時間と共に動的に変化する事が知られており、多くの関連分子によって精密に制御されることで実現されている事が明らかになりつつある。各遺伝子の発現制御メカニズムを理解するための基本モデルとして、近年遺伝子ネットワークが注目されており、数理モデル化及び解析の重要性が高まってきている。本研究では、特定の入力量に選択的に遺伝子発現を引き起こすためのネットワークモデルを提案する。またそのモデルの応用例として、バンドパスフィルタの特性を持つシステムの構築が可能であることを示す。

セッション Bd2-3 知的信号処理 (23日 13:15～14:30)
座長: 木村誠聡(日本IBM)

題名	ニューラルネットワークを用いた道路標識の検出及び認識
著者	○小原　拓文, 三木　成彦, 薮木　登(津山工業高等専門学校), 副井　　裕(鳥取大学), 鷲見　育亮(鳥取環境大学)
keywords	ニューラルネットワーク, 道路標識, カラー画像, 濃淡画像
abstract	現在、高度道路交通システム(ITS)の開発が盛んに行なわれている。道路標識の検出・認識の方法に、濃淡画像を用いたものでは、道路情景中の最高速度標識の検出および認識などがあり、カラー画像を用いたものには、階層型ニューラルネットワークを用いた道路標識の位置特定などがある。しかし，実用化には至っていない。　本研究では、カラー道路情景画像においてニューラルネットワークによる色識別を行ったものと、濃淡画像によるエッジ情報を用いてニューラルネットワークによる形状認識を行ったものとを併用し、再認識処理を加え、道路標識を認識する方法の開発を目的としている。　その結果、従来の手法よりも認識率を向上させることができた。

題名	クロレラ自動計数方式のニューラルネットワーク学習に関する検討
著者	三船　七奈, ○薮木　登(津山工業高等専門学校), 鷲見　育亮(鳥取環境大学), 小原　拓文, 三木　成彦(津山工業高等専門学校), 副井　裕(鳥取大学)
keywords	ニューラルネットワーク, クロレラ, 画像処理
abstract	鳥取県の栽培漁業協会での海産クロレラの養殖において、効果的に養殖が行われているかを確認するため、目測によって計数が行われている。しかし、多大な時間と労力を必要としており、このクロレラ計数の自動化を実現するために、画像処理とニューラルネットワークを用いたクロレラ自動計数方式の研究が行われてきた．本研究では，クロレラ自動計数方式の認識処理に用いている，3層ニューラルネットワークの学習データの違いによる認識率への影響について検討する．その結果、学習用データを増減することのより、認識率に影響する場合があることがわかった.また判断しにくい画像はその画像自身から学習用データを作成すると認識率が上がるということがわかった．

題名	相対ペントラジェクトリーによるオンライン署名照合
著者	○近藤充(早稲田大学理工学部電気電子情報工学科松本研究室), 小宮義光(株式会社ソニー), 坂本大輔, 森田光, 佐々木昌浩, 松本隆(早稲田大学理工学部電気電子情報工学科松本研究室)
keywords	署名照合, ペン筆圧情報, ペン位置情報, ペン角度情報, DPマッチング
abstract	個人識別方法として、オンライン情報によって得られた署名筆跡及び、筆圧情報、ペンの角度情報を用いた署名照合の手法を提案する。今回我々は新たに、ペン位置情報から求められる各署名の重心を用いた相対ペントラジェクトリーによる特徴抽出手法を提案する。各署名の特徴点（重心）を用いて,正規化を行うことにより,署名の大きさの誤差を吸収し,照合結果の向上を見込むことが出来る。提案手法の信頼性を評価した結果について報告する。

セッション Bd2-4 VLSI信号処理 (23日 14:50～16:30)
座長: 豊嶋久道(神奈川大)

題名	進化論的ディジタルフィルタのハードウェア実現と改良
著者	○阿部正英, 対馬尚之, 川又政征(東北大学)
keywords	進化論的ディジタルフィルタ, 進化論的計算手法, ASIC, Verilog-HDL, 適応ディジタルフィルタ
abstract	本稿では，著者らが提案している進化論的ディジタルフィルタ (Evolutionary Digital Filter: EDF)のハードウェア実現を目的として，ハードウェアEDF をASIC で実現する．EDF は複数の内部フィルタによって構成されているため内部フィルタを並列化したハードウェアによって高速動作が可能である．ハードウェアEDF はEDF における主要処理であるフィルタリング・適応度計算と生殖・選択の 2モジュール，そして共有メモリで構成する．ROHM 0.35um CMOS プロセスでEDF を実装した結果，ハードウェアEDF はクロック周波数 20.0MHz で動作する．このとき，ハードウェア規模は63,652gates である．

題名	肌色判定と顔の対称性を利用した対顔(たいがん)判定LSI
著者	○梶原裕嗣, 早川朋一, 松本剛英, 森下真秀, 鈴木真人, 中西正樹, 堀山貴史, 木村晋二, 渡邉勝正(奈良先端科学技術大学院大学情報科学研究科言語設計学講座)
keywords	ヒューマンインタフェース, 顔の方向同定, 肌色判定, HSV変換, 顔領域の判定
abstract	LSIの進歩とともに高度なヒューマンインタフェースの実現が可能となりつつある．高度なインタフェースを構築する時に，人間の意図を表すものとして顔の向きを利用できる．そこで，顔がシステムに向けられているか，すなわち顔とカメラが対顔しているかを判定する手法を提案し，それをLSIにより実現する．このLSIはRGBから成るビデオ信号を入力とし，肌色判定，顔領域判定を行った後，顔の対称性に着目して対顔しているかを判定する．本手法の特徴として，距離に対してロバストである，対象を特定しない，リアルタイムに処理できる，省メモリである，などが挙げられる．このLSIにより，複数の音声認識システムの顔の方向による選択的操作や，ロボットが能動的に人間にアプローチするようなシステムを実現することができる．

題名	FPGAによる動的輪郭モデルのハードウェア実現
著者	○阿武靖夫, 鷲尾昌宣, 菅原一孔, 小西亮介(鳥取大学工学部電気電子工学科)
keywords	輪郭抽出, 動的輪郭モデル, FPGA
abstract	動的輪郭モデルは画像から物体を抽出するためのアルゴリズムとして提案されており，その強力で柔軟な輪郭形状抽出能力から，輪郭の検出，移動物体の追跡など多くのアプリケーションに適用されている．これまで動的輪郭モデルは，コンピュータ上のソフトウェアプログラムにより実現されてきたので，その処理速度やハードウェア量はコンピュータに大きく左右された．このため，ビデオ信号を取り扱うスタンドアロン画像処理システムに動的輪郭モデルを適用することは，処理速度やハードウェア量の面で困難であった．本稿ではFPGA上での動的輪郭モデルのハードウェア実現について，システム構成例およびその動作確認結果を述べ有効性を確認する．

題名	信号語を多数に分割することによるFIRディジタルフィルタのチップ面積が効率的なVLSIアーキテクチャの最適化
著者	柳生　光彦(東京工業大学大学院理工学研究科電子物理工学専攻), ○田中　紀成(東京工業大学工学部情報工学科), 西原　明法(東京工業大学教育工学開発センター)
keywords	FIRディジタルフィルタ, 信号語の分割, トランジスタ数, アーキテクチャ, 1-bit加算器
abstract	小文では，信号語分割FIRディジタルフィルタのチップ面積が効率的なアーキテクチャの最適化手法を提案している．提案する最適化手法においては，まず1-bit全加算器と半加算器に用いられるトランジスタ数が仕様として与えられる．最大分割数で分割された信号は単一のビットにより表現され，それらとそれらに対応する係数との積和演算が，フィルタ全体に用いるトランジスタ数が最小となるように1-bit加算器により実現される．多数の設計例において，フィルタを最適なアーキテクチャを有する信号語分割フィルタとして構成することで，実現に必要なトランジスタ数を大きく低減できることを確認している．

セッション C2-3 システムLSIの特許動向と特許情報の活用方法 (23日 13:30～14:30)
座長: 高橋篤司(東工大)

題名	システムLSIの特許動向と特許情報の活用方法
著者	○大嶋洋一(特許庁)
keywords	半導体, 特許, 知的財産, システムＬＳＩ, ＰＬＤ
abstract	半導体産業構造に水平分業型の変革は、今まで以上に多様な取引を呼び起こし、特に、取引対象となる技術自身が高付加価値情報として重要性を増している。そして、技術情報という無体財産を有益に活用するには、特許を含む知的財産制度に対する正確な理解が求められている。　また、一方で、研究開発の成果物とも言える特許情報は、それを分析することで研究開発の方向性を予測するための基礎情報となり得る。　本稿では、産業構造の変革に伴う情報価値観の推移に触れると共に、システムLSI分野を具体例に取り、特許情報の解析結果に基づいた研究開発の戦略的な提言を試みる。

セッション C2-4 性能指向設計 (23日 14:50～16:30)
座長: 橋本昌宜(京都大)

題名	統計的パスディレイ評価モデルによるCMOS LSI設計期間の短縮化
著者	○川下達也, 三木良雄((株)日立製作所中央研究所エンタープライズシステム研究部)
keywords	パスディレイ, 短期間設計, 配線長ばらつき, 確率分布
abstract	CMOS LSIの論理設計におけるパスディレイ評価方法，およびこれを用いたCMOS LSIの短期間設計手法を提案した。従来，LSI実装時の配線長ばらつきにより，論理回路の実装の単位であるブロックの回路量を大きくするとパスディレイが悪化するが，定量的関係は不明確であった。本稿では，配線長をはじめとするパスディレイの決定要因を確率分布でモデル化し，これらの要因の間での畳み込みによりパスディレイ分布を得る手法を提案する。この手法により，LSIの実装設計を行う前でも精度の高いパスディレイ評価を行うことが可能となるので，実装設計後に性能目標に未達となるパスの本数を削減し，LSI設計期間の短縮を実現することが可能である。

題名	シールディング効果を考慮した簡易遅延計算モデルによる解析的手法を用いたバッファ挿入法
著者	○橋本鉄太郎, 藤澤久典(株式会社富士通研究所/SOC設計技術研究部)
keywords	バッファ挿入法, タイミング最適化, 遅延計算モデル
abstract	LSI設計において、配線遅延の改善に効果的な方法としてバッファ挿入法がある。本文では、タイミング制約からバッファ挿入条件（配線分割数、バッファ駆動能力、バッファ挿入位置）を解析式を直接解くことで計算し、バッファ挿入条件をバッファ挿入候補としてタイミング制約を満たすように最適解を求めるバッファ挿入手法を提案する。また、エルモア遅延モデル程度の簡易さでシールディング効果を考慮できる遅延計算モデルも提案する。

題名	実行頻度の偏りを利用した命令コード割当てによる命令ROMの低消費電力化
著者	○井上弘士, Vasily G. Moshnyaga(福岡大学　工学部　電子情報工学科), 村上和彰(九州大学　大学院　システム情報科学研究院)
keywords	低消費電力, 命令ROM, コード割り当て, 実行頻度, ビットライン
abstract	本稿では，命令ROMの低消費エネルギー化を目的とた命令コード割当て手法を提案する．ROMアクセス当たりの消費エネルギーは，読出し対象データのビットパタンに依存する．一般に，命令コードのビットパタンはデコード容易性を考慮して決定される．これに対し，提案手法では，命令ROMのビットライン・スイッチング回数削減を目的として命令コードを決定する．事前にアプリケーション・プログラムの解析を行い，実行頻度の高い命令を検出する．そして，これらの命令に対し，ビットラインのスイッチング回数が最小となるよう，命令コードの割当てを行う．これにより，プログラム実行における総ビットライン・スイッチング回数を最大50\%削減できた．

題名	タグ比較結果の再利用に基づくメディア・アプリケーション向け低消費電力キャッシュ
著者	○井上弘士, Vasily G. Moshnyaga(福岡大学　工学部　電子情報工学科), 村上和彰(九州大学　大学院　システム情報科学研究院)
keywords	低消費電力, 命令ROM, コード割り当て, 実行頻度, ビットライン
abstract	本稿では，低消費エネルギー化を実現する新しい命令キャッシュ・アーキテクチャとして，ヒストリ・ベース・ルックアップ・キャッシュ(HBLキャッシュ)を提案する．HBLキャッシュは，過去のタグ比較結果を再利用し，参照データ検索における無駄なウェイ・アクセスを回避することで，低消費エネルギー化を実現する．ベンチマーク・プログラムを用いた定量的評価を行った結果，従来型キャッシュと比較して，約0.2\%の性能低下を伴うだけで，最大62\%のキャッシュ・アクセス消費エネルギーを削減できた．

$Id: tmpl_program.html,v 1.1 2002/04/11 02:04:07 taoka Exp $

第15回 回路とシステム(軽井沢)ワークショップ プログラム

会場受付時間

セッション表

論文一覧 (「○」印は発表予定者を表す)

第15回回路とシステム(軽井沢)ワークショップ
プログラム