************************************************
平成１６年１月　シリコン材料・デバイス研究会プログラム
************************************************

専門委員長 徳光永輔 副委員長 渡辺重佳
幹事 浅野種正・平谷正彦　幹事補佐　西岡泰城

●日時　平成16年1月16（金）10:00 - 17:30

●会場　機械振興会館
　　　　詳細は　http://www.jspmi.or.jp/kaikan.htm　をご覧ください。

●交通　営団地下鉄日比谷線神谷町駅下車 徒歩8分
　　　営団地下鉄三田線御成門駅下車 徒歩8分
　　　都営地下鉄大江戸線赤羽橋駅下車 徒歩10分
　 　　都営地下鉄浅草線・大江戸線大門駅下車 徒歩10分
　　　JR浜松町駅下車 徒歩15分

●テーマ：「IEDM特集（先端CMOSデバイス・プロセス技術）」

―プログラム―

午前10:10〜12:10

1. IEDMレビュー
○久本大（日立製作所）

2. ワイドレンジVDD動作に適した65nmCMOS技術
○中原寧（NECエレクトロニクス），深井利憲，東郷光洋（NECシリコン研），小山晋，保国裕美，松田友子，坂本圭司，藤原秀二，国宗依信，永瀬正俊，田村貴央，小野田 中，三宅慎一，山夕貴子，藤智彦，池田昌弘，山縣保司（NECエレクトロニクス），山本豊二（NECシリコン研），今井清隆（NECエレクトロニクス）

3. 65nmノード用高性能25nm CMOS技術
○後藤賢一，田川幸雄，大田裕之，森岡博，S.ピディン，籾山陽一，小倉輝，稲垣聡，田村直義，堀充明，森年史，加勢正隆，橋本浩一，児島学，杉井寿博（富士通）

4. 65nmノードLOP用途を目的とした極浅接合CMOSプロセス
○大塚文雄，小崎浩司，佐々木隆興，泉直希，中川義和，峰地輝，安平光雄，有門経敏（半導体先端テクノロジーズ）

午後 13:10〜15:10

5. ひずみSOI MOSFETのチャネル構造設計と作製技術
○高木信一（半導体MIRAIプロジェクトMIRAI-AIST・東京大学大学院），水野智久，手塚勉，杉山直治，沼田敏典，臼田宏治，中払周，守山佳彦，古賀淳二，田邊顕人， 平下紀夫，前田辰郎（半導体MIRAIプロジェクトMIRAI-ASET）

6.Scalability of Strained Silicon CMOSFET and High Drive Current Enhancement in the 40nm Gate Length Technology
○佐貫朋也，大石周，森政幸夫，青田正司，木下朋子，蓮見良治，竹川陽一，磯部和 亜樹，吉村尚郎，岩井正明，須之内一正，野口達夫（東芝セミコンダクター社）

7. Poly-Si/HfSiO/SiO2ゲート構造を用いた低電力，高速HfSiOゲートCMOS FET
○岩本敏幸，小倉卓，寺井真之，渡辺啓仁，渡部平司，五十嵐信行，宮村真，辰巳徹，西藤哲史，森岡あゆ香，渡部宏治，斎藤幸重，矢部裕子，五十嵐多恵子，増崎幸治， 望月康則，最上徹（NECシリコン研）

8. プラズマ窒化を用いた低消費電力CMOS用高移動度・低リーク電流pol-Si/HfSiONゲートスタックの形成
○関根克行，犬宮誠治，佐藤基之，金子明生，江口和弘，綱島 祥隆（東芝セミコン ダクター社）

15:30〜17:00

9. ボディ電位制御技術を用いた低電圧・高速動作 ABC-SOI SRAM
○一法師隆志，平野有一，新居浩二，塚本康正，前川繁登，犬石昌秀，大路譲（ルネサステクノロジ）

10. Si(110)面を用いた低雑音バランスドCMOS技術
○寺本章伸，濱田龍文，赤堀浩史，二井啓一，小谷光司，大見忠弘（東北大学）

11. 高誘電率ゲート絶縁膜のための統一的移動度模型
○斎藤慎一，久本大，平谷正彦，木村紳一郎（日立製作所）

17:00〜17:30

総合討論

【本研究会に対する問合先】
　　高橋芳浩（日本大学）
　　TEL (047)469-5459，FAX (047)469-5459
　　E-mail：ytaka@ecs.cst.nihon-u.ac.jp