★シリコン材料・デバイス研究会(SDM)
専門委員長 最上 徹 副委員長 徳光永輔
幹事 武村 久・大野 守史 幹事補佐 赤澤正道
研究会テーマ：「先端ＣＭＯＳ及びプロセス関連技術」
開催日時： 平成14年1月21日（月） 13：00-16：40
開催場所： 機械振興会館 地下３階１号室
（住所：東京都港区芝公園3-5-8、 交通手段：営団地下鉄神谷町駅徒歩１０分）
研究会テーマ：「 最先端シリコンデバイス技術 」
◆22日：応用物理学会・シリコンテクノロジー分科会ULSIデバイス研究委員会共催
開催日時： 平成14年1月22日（火） 9:00-18:15
開催場所： 東洋大学 白山校舎 スカイホール(2号館16階)
（住所：東京都文京区白山5-28-20、
交通手段：都営三田線「白山」駅徒歩５分、営団地下鉄南北線「本駒込」駅徒歩５分）
・オーガナイザー：鳥海明（東京大学）
・スコープ：
シリコンデバイスの研究開発は限界だと言われながらも、その開発スピードはまっ
たくとどまることを知らない。12月に行われたIEDM'01においても、すでにサブ50nm
CMOS技術が多く発表されている。一方で, 微細化するとともに、いままで技術的なノ
ウハウと習熟度でこなせてきた課題が、本質的かつ原理的な問題としてクローズアッ
プされてきていることも特徴である。さらには、そのようなデバイスを何にどういう
形で使っていくということを考えながら進めなくてはならない。つまり今こそ、デバ
イス物理やプロセス科学を徹底して磨くとともに、またその応用を見据えながら次世
代に備えるときである。
上記の点を考え, 今回の研究会はデバイスの物理的側面からSOCデバイス技術、あ
るいはTFTまでを含めた形で、広くまた深く9時から18時まで徹底的に議論したい
−プログラム−
---------------------------------------------------------------
21日 13:00-
1. Sub-50-nm CMOS技術と電源電圧最適化
○若林整（ＮＥＣ）
2.ラジカル酸窒化法を用いたSTI端近傍のゲート絶縁膜改善による高性能・高信頼サブ1.5nmゲート酸窒化膜形成
○ 東郷光洋・渡部宏治・寺井真之・深井利憲・成廣 充・新井浩一・山本豊二・辰巳徹・最上徹（ＮＥＣ）
3. 酸窒化ゲート絶縁膜を用いたPMOSの不均一なボロンの熱抜け
○ 青山敬幸・福留秀暢・有本宏・堀内敬（富士通研究所) 長谷川繁彦・中島尚男（大阪大学）
4. HfO2ゲート絶縁膜特性の前処理依存性
○ 森崎祐輔・杉田義博・Sergey Pidin・入野清・青山敬幸（富士通研究所）
5. Bulk CMOSと互換性のあるプロセスにて作製した26nmSi層の0.11μｍ完全空乏型SOI
CMOSデバイス
○ 小松裕司・中山創・小山一英・松本光市・大野晃計・竹下光明（ソニー）
6. 部分空乏型SOI MOSFETの電流駆動能力の向上?ボディー端子制御型の容量性結合
○宝玉充（セイコーエプソン）
7. チャネル長0.1μm SOI MOSFETにおけるself-heatingの影響考察
○ 川中繁・松澤一也・井納和美・勝又康弘・吉見信・石内秀美（東芝）
8. アルゴンイオン注入のSOI-NMOSFET特性に対する影響
○ 篠智彰・新居英明・川中繁・井納和美・勝又康弘・吉見信・石内秀美（東芝）
22日 9:00-
9:00-9:15
はじめに 鳥海明（東京大学）
9:15-9:45
1. NOオキシナイトライドゲート絶縁膜とNiサリサイドを用いた高性能35nmゲート長CMOS
○稲葉 聡, 岡野 王俊, 松田 聡, 藤原 実, 外園 明, 安達 甘奈, 大内
和也, 須藤 裕之, 福井 大伸, 清水 敬,
森 伸二, 小熊 英樹, 村越 篤, 井谷 孝治, 工藤 知靖,柴田 英紀,
谷口 修一, 高柳 万里子, 東 篤志, 親松 尚人,
須黒 恭一, 勝又 康弘,豊島 義明, 石内 秀美
(東芝 セミコンダクター社 システムLSI開発センター & プロセス技術推進センター)
9:45-10:15
2.100nm世代SOC対応CMOSプロセス
○小野 篤樹, 深作 克彦, 平井 友洋, 小山 晋, 真壁 真理子, 松田 友子,
瀧本 道也,
国宗 依信, 池澤 延幸, 山田 泰久, 小場 文夫, 今井 清隆, 中村 典生
(NEC エレクトロンデバイス 先端デバイス開発本部)
10:15-10:45
3.高信頼性と高性能を両立するシステムオンチップ対応CMOS技術
○西田 征男, 佐山 弘和, 太田 一伸, 尾田 秀一, 片山 実紀, 井上 靖朗,
森本 博明,犬石 昌秀
(三菱電機 ULSI技術開発センター 先端デバイス開発部)
10:45-11:15
4.100nm世代のSoCプラットフォームに向けた高速および低電力／RF用途対応50nmCMOS技術
○大西 和博, 土屋 龍太, 山内 豪+, 大塚 文雄*, 満田 勝弘**, 長谷 昌俊++,
中村徹++, 川原 尊之, 尾内 享裕
(日立製作所中央研究所、*日立製作所デバイス開発センタ、**日立製作所半導体事業部、+日立超LSIシステムズ、++法政大学)
11:15-11:45
5. デュアルオフセット構造を有する135GHz fmax SOIトランジスタの高周波アナログ混載技術
○松本 拓治, 前田 茂伸, 太田 和伸, 平野 有一, 永久 克巳, 佐山 弘和,
岩松俊明,山本 和也, 加藤 隆幸*,
山口 泰男, 一法師 隆志, 尾田 秀一, 前川 繁登, 井上 靖朗, 犬石 昌秀
(三菱電機 ULSI技術開発センター、*高周波光素子事業統括部)
昼休み（11:45-13:00）
13:00-13:30
6. 人工指紋デバイス：ロジックLSI互換プロセスで作成した多結晶シリコンTFTによるセキュリティーの作りこみ
○前田 茂伸, 栗山 祐忠*, 一法師 隆志, 前川 繁登
(三菱電機 ULSI技術開発センター、*知的財産センター)
13:30-14:00
7. A Stacked-Surrounding Gate Transistor (S-SGT) Structured Cellを用いた新しい高密度フラッシュメモリ
○木下 和司, 遠藤 哲郎, 谷上 拓司, 和田 昌久, 佐藤 功太, 山田 和也,
横山 敬,
竹内 昇, 田中 研一, 粟谷 信義, 崎山 恵三, 舛岡 富士雄
(東北大学 電気通信研究所)
14:00-14:30
8. MONOSメモリのトンネル注入プログラム特性のトラップ密度依存解析モデルとMONSメモリ特性予測
○野本 和正, 藤原 一郎, 青笹 浩，寺野 登志夫, 小林 敏夫
(ソニーセミコンダクタネットワークカンパニー LSIテクロノジー開発部門)
14:30-15:00
9. 金属オーバーゲート構造を用いた低電力・高周波SOI-DTMOS
○廣瀬 達哉, 籾山 陽一, 小杉 真人, 加納 英樹, 渡邊 祐, 杉井 寿博
(富士通研究所 フォトエレクトロニクス研究所)
15:15-15:45
10. FD/DG-SOI MOSFETsによるスケーリング限界へのアプローチ
○久本 大
(日立製作所 中央研究所)
15:45-16:15
11. SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
○竹内 潔, 最上 徹
(NEC シリコンシステム研究所)
16:15-16:45
12. ESS技術を用いたSON-MOSFETの試作
○佐藤 力, 新居 英明, 幡野 正之, 竹中 圭一, 林 久貴, 石行 一貴, 平野
智之, 井
田 和彦, 青木 伸俊, 大黒 達也, 井納 和美, 水島 一郎, 綱島 祥隆
(東芝 セミコンダクター社 プロセス技術推進センター)
16:45-17:15
13. シリコン極狭チャネルMOSFETにおける量子効果を利用したデバイス設計
○間島 秀明, 齊藤 裕太, 平本 俊郎
(東京大学 生産技術研究所)
17:15-17:45
14. 量子閉じ込め効果が薄膜SOI MOSFETの電気特性に与える影響について
○内田 建, 古賀 淳二, 大場 竜二, 沼田 敏典, 高木 信一
(東芝)
17:45-18:00
総合討論
懇親会（18:00-20:00）スカイホール 懇親会費2000円
☆ 研究会今後の予定 〔 〕内発表申込締切日
※ 詳しくはhttp://www.ieice.org/~sdm/jpn/index.htmlをご覧下さい。
1月28日(月) -30日(水)「量子効果デバイス及び関連技術」北海道大学〔締切済〕
(ED研究会共催）
3月14日(木) 15日(金)「強誘電体薄膜とメモリ応用」
東京工業大学 〔1月18日〕
4月16日（火）、17日（水）、18日（木）「有機ELおよび関連有機
材料、低温poly-SiとTFT技術」
九州工業大学 （ED、OME研究会共催） [2月中旬]
【発表申込・問合先】
武村 久（NEC）
TEL(042)779?6193，FAX(042)771?0886
E-mail：h-takemura@bk.jp.nec.com
大野守史（MIRAIプロジェクト）
TEL(0298)61-5251，FAX(0298)61-5476
E-mail：morifumi.oono@aist.go.jp