

# デザインガイア 2007

2007年11月20日(火) - 11月22日(木) 於 北九州国際会議場

電子情報通信学会 VLSI 設計技術研究会(VLD)  
 電子情報通信学会 ディペンダブルコンピューティング研究会(DC)  
 電子情報通信学会 コンピュータシステム研究会(GPSY)  
 電子情報通信学会 リンフィギャラブルシステム研究会(RECONF)

情報処理学会 システム LSI 設計技術研究会(SLDM)  
 情報処理学会 計算機アーキテクチャ研究会(ARC)

★ 11月20日(火)

|   |  |   |
|---|--|---|
|   | <p><b>10:05~11:45 【21会議室】 VLD/DC/SLDM: テストと検証</b><br/>                 座長 米田友洋(国立情報学研究所)</p> <p>1. 遅延故障テスト容易化 FF 方式の下での 2 段階テストデータ圧縮法<br/>                 ○加藤健太郎・難波一輝・伊藤秀男(千葉大)</p> <p>2. 実速度スキャンテストにおけるキャプチャ時の低消費電力テスト生成手法について<br/>                 ○福澤友晶・宮瀬紘平・大和勇太・古川 寛・温 暁青・梶原誠司(九工大)</p> <p>3. 無閉路可検査性に基づくテスト生成のための最適スルー木集合構成法<br/>                 ○森永広介・岡 伸也・吉川祐樹・市原英行・井上智生(広市大)</p> <p>4. 項の高さ縮減による第一階述語論理のサブクラスに対する近似モデルチェックアルゴリズム<br/>                 ○清水博章・浜口清治・柏原敏伸(阪大)</p>   | <p><b>10:05~11:45 【32会議室】 VLD/DC/SLDM: 消費電力 1</b><br/>                 座長 川口 博(神戸大)</p> <p>1. マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術<br/>                 ○山口誠一郎・室山真徳・石原 亨・安浦寛人(九大)</p> <p>2. 組込みプロセスのエネルギー消費を最小化するコード配置問題の ILP モデル<br/>                 ○石飛百合子・石原 亨・安浦寛人(九大)</p> <p>3. プロセス変動を考慮した電流制御による低電力化手法<br/>                 ○金 均東・今井 雅・近藤正章・中村 宏・南谷 崇(東大)</p> <p>4. 暗号回路の電力差分解析攻撃に対して耐性があるドミノ型 RSL 回路の提案<br/>                 ○豊田善晴・藤野 毅(立命大)</p> |
| <p><b>12:00~15:00 【イベントホール】 ポスタセッション</b></p>  |  |   |
| <p>1. プロセス変動を考慮した電流制御による低電力化手法<br/>                 ○金 均東・今井 雅・近藤正章・中村 宏・南谷 崇(東大)</p> <p>2. 暗号回路の電力差分解析攻撃に対して耐性があるドミノ型 RSL 回路の提案<br/>                 ○豊田善晴・藤野 毅(立命大)</p> <p>3. EB 直描を使ったマスクレスビアプログラマブルデバイス VPEX の提案と回路性能評価<br/>                 ○川原崎正英・中村明博・藤野 毅(立命大)</p> <p>4. デジタルシリアル演算器を用いた FIR フィルタの設計と評価<br/>                 ○山辺裕樹・谷川一哉・弘中哲夫(広島市大)</p> <p>5. 遅延故障テスト容易化 FF 方式の下での 2 段階テストデータ圧縮法<br/>                 ○加藤健太郎・難波一輝・伊藤秀男(千葉大)</p> <p>6. Comparison of non-linear asynchronous pipelines<br/>                 ○Chammika Mannakkara (SOKENDAI)・Tomohiro Yoneda (NII)</p> <p>7. 無閉路可検査性に基づくテスト生成のための最適スルー木集合構成法<br/>                 ○森永広介・岡 伸也・吉川祐樹・市原英行・井上智生(広市大)</p> <p>8. 実速度スキャンテストにおけるキャプチャ時の低消費電力テスト生成手法について<br/>                 ○福澤友晶・宮瀬紘平・大和勇太・古川 寛・温 暁青・梶原誠司(九工大)</p> <p>9. 組込みプロセスのエネルギー消費を最小化するコード配置問題の ILP モデル<br/>                 ○石飛百合子・石原 亨・安浦寛人(九大)</p> <p>10. 製造後にタイミング補正可能なオンチップバスアーキテクチャ<br/>                 ○山口聖貴・室山真徳・石原 亨・安浦寛人(九大)</p> <p>11. マルチタスク組込みアプリケーションの低消費エネルギー化のためのメモリ管理技術<br/>                 ○山口誠一郎・室山真徳・石原 亨・安浦寛人(九大)</p> | <p>12. 項の高さ縮減による第一階述語論理のサブクラスに対する近似モデルチェックアルゴリズム<br/>                 ○清水博章・浜口清治・柏原敏伸(阪大)</p> <p>13. 動的再構成システムにおけるモジュール間通信機構の構築<br/>                 ○石田智之・八並泰一郎・河口 修・久我守弘・末吉敏則(熊本大)</p> <p>14. ストリーム型テンプレートマッチングを用いた三次元情報抽出<br/>                 ○松林秀典・新野晋輔・荒巻 徹・柴田裕一郎・小栗 清(長大)</p> <p>15. 粒度可変論理セルのコネクションブロック構造と多入力論理実装手法の一検討<br/>                 ○松山和憲・山口良一・佐藤嘉晃・三浦 大・古賀正敏・井上万輝・尼崎太樹・飯田全広・末吉敏則(熊大)</p> <p>16. ランダムばらつきを利用したトラック入れ替えによる FPGA の速度と歩留まり向上<br/>                 ○杉原有理・久米洋平・小林和淑・小野寺秀俊(京大)</p> <p>17. プログラマブルロジック ePLX の自動マッピングツールの開発とローカルアーキテクチャ検討<br/>                 ○石橋宏太・田中祥幸・松本光崇(立命館大)・中野裕文・岩男剛宜・奥野義弘・有本和民(ルネサス テクノロジ)・吉川雅弥・泉 知論・藤野 毅(立命館大)</p> <p>18. FPGA を用いた高速セキュアネットワークシステムの提案<br/>                 ○野里裕高・石田由香里(東邦大)・飯島洋祐(筑波大)・高橋栄一(産総研)・古谷立美(東邦大)・樋口哲也(産総研)</p> <p>19. FPGA を用いた LDPC 最適化設計システムの提案<br/>                 ○石田由香里・野里裕高(東邦大)・飯島洋祐(筑波大)・高橋栄一(産総研)・古谷立美(東邦大)・樋口哲也(産総研)</p> <p>20. 既存の並列化手法を用いた GPGPU プログラムの提案<br/>                 ○大島聡史・平澤将一・本多弘樹(電通大/JST)</p> |   |
| <p><b>15:10~17:15 【11会議室】 GPSY: コンピュータシステムの設計・検証技術および一般</b><br/>                 座長 安里 彰(富士通)</p>   | <p><b>15:10~16:50 【21会議室】 RECONF: リンフィギャラブルシステム 1</b><br/>                 座長 堀 洋平(産総研)</p>  | <p><b>15:10~16:50 【32会議室】 VLD/DC/SLDM: 回路方式</b><br/>                 座長 高木直史(名大)</p>  |
| <p>1. ネットワークオンチップにおける回路面積と配線コストを考慮したチップ内通信構造最適化の一手法<br/>                 ○林 大輔・村井 涉(阪大)・木谷友哉・安本慶一(奈良先端大)・中田明夫(広島市大)・東野輝夫(阪大)</p> <p>2. 動的再構成システムにおけるモジュール間通信機構の構築<br/>                 ○石田智之・八並泰一郎・河口 修・久我守弘・末吉敏則(熊本大)</p> <p>3. KNIVES: インターネットを用いた分散協調型デマンドサイドマネジメントシステム<br/>                 ○小田明裕・立川智一・半田智彦(慶大)・市村順一(東京ガス)・西 宏章(慶大)</p> <p>4. 周波数、時間、ノイズを考慮した高速シリアル伝送系向け FTN シミュレーション技術<br/>                 ○小野豪一・竹本享史・福田幸二・結城文夫・根本 亮・鈴木英一・柳生正義・山下寛樹・齊藤達也(日立)</p> <p>5. 高速シリアル伝送系向け FTN シミュレーション技術を用いた各要因の影響評価<br/>                 ○竹本享史・小野豪一・福田幸二・結城文夫・根本 亮・鈴木英一・柳生正義・山下寛樹・齊藤達也(日立)</p>  | <p>1. プログラマブルロジック ePLX の自動マッピングツールの開発とローカルアーキテクチャ検討<br/>                 ○石橋宏太・田中祥幸・松本光崇(立命館大)・中野裕文・岩男剛宜・奥野義弘・有本和民(ルネサス テクノロジ)・吉川雅弥・泉 知論・藤野 毅(立命館大)</p> <p>2. 粒度可変論理セルのコネクションブロック構造と多入力論理実装手法の一検討<br/>                 ○松山和憲・山口良一・佐藤嘉晃・三浦 大・古賀正敏・井上万輝・尼崎太樹・飯田全広・末吉敏則(熊大)</p> <p>3. ランダムばらつきを利用したトラック入れ替えによる FPGA の速度と歩留まり向上<br/>                 ○杉原有理・久米洋平・小林和淑・小野寺秀俊(京大)</p> <p>4. ストリーム型テンプレートマッチングを用いた三次元情報抽出<br/>                 ○松林秀典・新野晋輔・荒巻 徹・柴田裕一郎・小栗 清(長大)</p>  | <p>1. Comparison of non-linear asynchronous pipelines<br/>                 ○ Chammika Mannakkara (SOKENDAI)・Tomohiro Yoneda (NII)</p> <p>2. 製造後にタイミング補正可能なオンチップバスアーキテクチャ<br/>                 ○山口聖貴・室山真徳・石原 亨・安浦寛人(九大)</p> <p>3. EB 直描を使ったマスクレスビアプログラマブルデバイス VPEX の提案と回路性能評価<br/>                 ○川原崎正英・中村明博・藤野 毅(立命大)</p> <p>4. デジタルシリアル演算器を用いた FIR フィルタの設計と評価<br/>                 ○山辺裕樹・谷川一哉・弘中哲夫(広島市大)</p>   |

★ 11月21日(水)

|   |   |
|---|---|
| <p><b>8:30~11:45 【メインホール】 システムLSIワークショップ共同企画</b> 座長: 鈴木 弘明(ルネサス)</p>  |   |
| <p>1. 最新の組み込みマルチコア用コンパイラ技術<br/>                 ○木村 啓二(早稲田大)</p> <p>2. 動的リンフィギャラブルプロセッサの最近の動向<br/>                 ○天野 英晴(慶應義塾大)</p> <p>3. 非同期回路設計技術の現状<br/>                 ○米田 友洋(情報学研)</p> | <p>4. オンチップノイズ観測<br/>                 ○橋本 昌宜(大阪大)</p> <p>5. リンフィギャラブル RF 回路技術の研究<br/>                 ○岡田 健一・益 一哉(東工大)</p> <p>6. マイクロエレクトロニクスを出発点とした MEMS の可能性<br/>                 ○年吉 洋(東大)</p> |
| <p><b>13:00~14:00 【メインホール】 フェロー記念講演</b> 座長 石浦 菜穂(関西学院大)/若林 一敏(NEC)</p>  |   |
| <p>1. 社会情報基盤と Dependable VLSI<br/>                 ○安浦寛人(九州大)</p>   |   |

|  |  |   |
|--|--|---|
| <p><b>14:15~15:30【11会議室】ARC: Inventive and Creative Architecture 特別セッションI</b><br/>座長 中村 宏(東大)</p> <p>1. 既存の並列化手法を用いた GPGPU プログラミングの提案<br/>○大島 聡史, 平澤 将一, 本多 弘樹(電通大/JST)</p> <p>2. 多機能メニーコアを実現するアーキテクチャ技術 Feature-Packing の構想<br/>○小林良太郎(名大), 吉瀬謙二(東工大)</p> <p>3. 低電力消費システム Silent Mega Array<br/>○天野英晴(慶大)</p> | <p><b>14:15~15:30【21会議室】RECONF: 動的再構成技術</b><br/>座長 柴田 裕一郎(長崎大)</p> <p>1. 画像処理適合性から見たデジタル・メディアプロセッサと動的再構成プロセッサの技術比較<br/>○山田和雄・内藤孝雄(富士ゼロックス)</p> <p>2. 動的再構成のための配置配線の一手法<br/>○日高 亮・小史史典(九工大)・渡辺 実(静大)</p> <p>3. 動的リコンフィギュラブルプロセッサ MuCCRA における構成情報配送の高速化<br/>○中村拓郎・長谷川揚平・堤 聡・天野英晴(慶大)</p>                   | <p><b>14:15~15:30【32会議室】VLD/DC/SLDM: テスト設計とテスト容易化</b> 座長 井上智生(広島市立大)</p> <p>1. 種々の部分積加算構造に対応したテスト容易な乗算器の設計手法<br/>○鬼頭信貴・高木直史(名大)</p> <p>2. Thermal-aware Test Scheduling with Cycle-accurate Power Profiles and Test Partitioning<br/>○Thomas Edison Yu・Tomokazu Yoneda (NAIST)・Krishnendu Chakrabarty (DU)・Hideo Fujiwara (NAIST)</p> <p>3. パス遅延故障を検出可能な回路の構成に関する一検討<br/>○渡邊孝志・吉田たけお(琉球大)</p> |
| <p><b>15:45~17:00【11会議室】ARC: 予測及び通信機構</b><br/>座長 森 敦司(富士通)</p> <p>1. オンチップルータにおける仮想チャネル単位の走行時パワーゲーティング<br/>○松谷 宏紀(慶大), 鯉淵 道紘(NII), 王 代涵, 天野 英晴(慶大)</p> <p>2. 通信予測機構を用いた低遅延ネットワークの構成方法と評価<br/>○村上弘和, 吉永努(電通大), 鯉淵道紘(NII)</p> <p>3. 予測精度の限界を目指すパターンマッチングを用いた分岐予測手法の検討と評価<br/>○田原慎也, 吉瀬謙二(東工大)</p>                | <p><b>15:45~17:00【21会議室】RECONF: 低消費電力技術</b><br/>座長 河並 崇(産総研)</p> <p>1. 低消費電力動的リコンフィギュラブルプロセッサ向けアーキテクチャ評価環境の構築<br/>○長谷川揚平・堤 聡・タンブンヘン パスタン・天野英晴(慶大)</p> <p>2. 動的リコンフィギュラブルプロセッサにおける電力分析<br/>○西村 隆・長谷川揚平・堤 聡・天野英晴(慶大)</p> <p>3. ハイブリッドステータス統合をオンチップで制御する低消費電力プロセッサの FPGA 実装と評価<br/>○木村勉也・小林良太郎・島田俊夫(名大)</p> | <p><b>15:45~17:00【32会議室】VLD/DC/SLDM: 消費電力2</b><br/>座長 木村 晋二(早大)</p> <p>1. LSI のデータ通信消費電力を削減するリソースバイディング手法<br/>○世渡秀和・伊藤和人(埼玉大)</p> <p>2. 部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計<br/>○川島裕崇・中村一博・高木直史・高木一義(名大)</p> <p>3. 合成体 AES に特化したパワーマスキング拡大体乗算器の設計<br/>○川畑伸幸・奈良竜太・戸川 望・柳澤政生・大附辰夫(早大)</p>   |

【11月21日(水), 17:30-19:30】懇親会 2Fレストラン「ラ・プラーージュ」

★11月22日(木)

|   |  |  |
|---|--|--|
| <p><b>09:00~10:15【11会議室】ARC: キャッシュ及びブリフエッチ</b><br/>座長 吉岡康介(松下電器)</p> <p>1. 動的コード最適化システムによる逐次データプリフェッチ手法<br/>○請園 智玲, 田中 清史(北陸先端大)</p> <p>2. 供給電圧制御による省消費電力キャッシュ<br/>○石川健一郎(慶大)</p> <p>3. 可変レベルキャッシュの書き戻しペナルティ軽減手法の提案<br/>○恩塚琢也, 佐々木敬泰, 大野和彦, 近藤利夫(三重大)</p>   | <p><b>09:00~10:15【21会議室】RECONF: リコンフィギュラブルシステム2</b><br/>座長 梶原 信樹(NEC)</p> <p>1. SRAM ベース FPGA における耐ソフトエラー LUT 構成法<br/>○里山宏平・中田 尚・中西正樹・山下 茂・中島康彦(奈良先端大)</p> <p>2. デジットシリアル演算を導入した再構成型アーキテクチャの性能評価<br/>○内田琢郎・頭山哲也・谷川一哉・弘中哲夫(広島市大)</p> <p>3. リコンフィギュラブルシステムのためのオペレーティングシステム機能の試作<br/>○児島 彰・徳永和也・弘中哲夫(広島市大)</p>  | <p><b>09:00~10:15【32会議室】VLD/DC/SLDM: ばらつき解析と耐ばらつき設計</b> 座長 田中正和(松下電器)</p> <p>1. プロセッサ設計における STA と SSTA の解析結果比較および分析<br/>○伊藤則之・小松裕成・杉山広行・備前直美・井口克己・吉田裕司(富士通)</p> <p>2. 測定データの異常値除去方法 ~ 基本統計量の歪度を用いたデータスクリーニング手法 ~<br/>○大川眞一・増田弘生(ルネサス)</p> <p>3. SSTA における空間的相関を持つ製造ばらつきのグリッドベースモデル化法の検討<br/>○二宮進有・橋本昌宣(阪大)</p>                       |
| <p><b>10:30~11:45【11会議室】ARC: Inventive and Creative Architecture 特別セッションII</b><br/>座長 天野英晴(慶大)</p> <p>1. 非均一分散環境における並列性の仮想化<br/>○平澤 将一, 本多 弘樹(電通大/JST)</p> <p>2. 細粒度命令分解と少品種セルによる高信頼性アーキテクチャ<br/>○鈴木一範, 中田尚, 中西正樹, 山下茂, 中島康彦(NAIST)</p> <p>3. 故障に対してユーザ側の耐性を高めるデジタル家電アーキテクチャ<br/>○嶋田 創, 三輪 忍, 富田 眞治(京大)</p>                                     | <p><b>10:30~11:45【21会議室】RECONF: 符号化と演算</b><br/>座長 名古屋 彰(岡山山)</p> <p>1. 列処理演算法に着目したマルチレート対応イレギュラー LDPC 符号復号器<br/>○今井優太・清水一範・戸川 望・柳澤政生・大附辰夫(早大)</p> <p>2. FPGA を用いた LDPC 最適化設計システムの提案<br/>○石田由香里・野里裕高(東邦大)・飯島洋祐(筑波大)・高橋栄一(産総研)・古谷立美(東邦大)・樋口哲也(産総研)</p> <p>3. 基数変換回路の構成法(4) ~ RNS の場合 ~<br/>○井口幸洋(明治大)・笹尾 勤(九工大)</p>  | <p><b>10:30~11:45【32会議室】VLD/DC/SLDM: アーキテクチャ合成</b><br/>座長 伊藤 和人(埼玉大)</p> <p>1. ASIP 短期開発のための高い拡張性を有するベースプロセッサの提案<br/>○岩戸宏文・坂圭圭史・武内良典・今井正治(阪大)</p> <p>2. データパス合成における最小遅延補正問題の計算複雑度とアルゴリズム<br/>○井上恵介・金子峰雄・岩垣 剛(北陸先端大)</p> <p>3. データパス合成におけるスケューを用いたスケジュール改善手法<br/>○小畑貴之・金子峰雄(JAIST)</p>  |
| <p><b>13:00~14:15【11会議室】ARC: マルチプロセッサ</b><br/>座長 京 昭倫(日本電気)</p> <p>1. POSIX スレッドを用いた Cell プロセッサ向け API の提案<br/>○町田智志(電通大), 中西悠(東芝), 平澤将一, 本多弘樹(電通大/JST)</p> <p>2. マルチプロセッサ上でのマルチメディア処理の並列化<br/>○宮本 孝道, 田村 圭, 天野 裕秋, 見神 広紀, 浅香 沙織, 間瀬 正啓, 木村 啓二, 笠原 博徳(早大)</p> <p>3. 共有資源の優先度と電源電圧の協調制御によるチップマルチプロセッサの省電力化<br/>○椎名公康, 近藤正章, 今井雅, 中村宏, 南谷崇(東大)</p> | <p><b>13:00~14:15【21会議室】RECONF: 応用事例</b><br/>座長 井口 幸洋(明大)</p> <p>1. FPGA を用いた高速セキュアネットワークシステムの提案<br/>○野里裕高・石田由香里(東邦大)・飯島洋祐(筑波大)・高橋栄一(産総研)・古谷立美(東邦大)・樋口哲也(産総研)</p> <p>2. 高速アルゴリズムを適用したデータ駆動型確率モデル生化学シミュレータの FPGA への実装と評価<br/>○吉見真聡・西川由理・小嶋利紀・長名保範・舟橋 啓(慶大)・広井賀子(EMBL-EBI)・柴田裕一郎・山田英樹(長大)・北野宏明(JST)・天野英晴(慶大)</p> <p>3. FPGA による汎用自己組織化マップアクセラレータの検討<br/>○荒木博志・吉見真聡・長名保範・天野英晴(慶大)</p> | <p><b>13:00~14:40【32会議室】VLD/DC/SLDM: 論理・レイアウト最適化</b> 座長 坂圭 圭史(大阪大)</p> <p>1. 対称配置可能な相対位置関係について<br/>○藤吉邦洋・児玉親亮・甲田真一(農工大)</p> <p>2. O-Tree を拡張したレクタリニア多角形パッキング手法の高速化<br/>○浮邊英彦・藤吉邦洋(農工大)</p> <p>3. Ling のキャリア計算に基づく parallel prefix adder 合成について<br/>○松永多苗子・木村晋二(早大)・松永裕介(九大)</p> <p>4. 専用演算器の使用を考慮した効率的な動作合成手法<br/>○貞方 毅・松永裕介(九大)</p> |
| <p><b>14:30~15:20【11会議室】ARC: プロセッサアーキテクチャ</b><br/>座長 新田高庸(NTT)</p> <p>1. 異種命令混在実行のための VLIW 型命令キューの設計<br/>○中田 尚, 中島 康彦(奈良先端大)</p> <p>2. 異種命令セット同時実行プロセッサの実装に向けた評価<br/>○田端 猛一, 塩田 耕太郎, 北村 俊明(広島市立大)</p>   | <p><b>14:30~15:45【21会議室】VLD/DC/SLDM: FPGA/設計事例</b><br/>座長 浜口清治(阪大)</p> <p>1. 歩行者向けデフォルメ地図生成ハードウェアエンジンの設計<br/>○荒幡 明・奈良竜太・戸川 望・柳澤政生・大附辰夫(早大)</p> <p>2. Min-Sum アルゴリズムを用いた高速無線 LAN システム用 LDPC 復号器の設計<br/>○濱 希・島尻寛之・吉田たけお(琉球大)</p> <p>3. LUT 型 FPGA 向けテクノロジー・マッピングにおける深さ制約下の LUT 数削減手法<br/>○高田大河・松永裕介(九大)</p>  | <p><b>14:55~16:10【32会議室】VLD/DC/SLDM: アーキテクチャとコンパイラ</b> 座長 児島 彰(広島市立大)</p> <p>1. VLIW 型 DSP のコード最適化のためのサイクル分割スケジューリング<br/>○益井勇気・石浦菜岐佐(関西学院大)</p> <p>2. VLIW 型プロセッサ用リターゲッタブル・リニアアセンブラ<br/>○野垣内 聡・石浦菜岐佐(関西学院大)・今井正治(阪大)</p> <p>3. マトリックス型超並列プロセッサにおけるオペランド順を考慮したメモリ割り当て最適化手法<br/>○小橋 晶・谷ロー徹・坂圭圭史・武内良典・今井正治(阪大)</p>                      |