講習会 「ディジタル集積回路設計」

主  催 電子情報通信学会 VLSI 設計技術研究専門委員会
協  賛 VDEC (大規模集積システム設計教育研究センター)


  VLSI 設計言語と設計ツール使用法に関する講習会を開催致します. 設計言
  語とそれを用いた設計記述法の解説の後, 実際に計算機に向かい, シミュ
  レーション, 論理合成, FPGA による電卓の実装, VLSI のレイアウト等の
  演習を体験します. 


日  時: 平成12年8月8日(火)〜10日(木)
        各日 9:00〜17：00 (昼休12：00〜13：00)

会  場: 大阪大学 VDEC サブセンター

   大阪大学吹田キャンパス: JR 新大阪駅から北大阪急行 (地下鉄御堂筋
   線) で「千里中央駅」下車,阪急バス「阪学本部前」または「茨木美穂
   ケ丘」行きで「阪大本部前」下車徒歩 5分, あるいは,「千里中央駅」
   より大阪モノレール「阪大病院前」下車徒歩5分. JR 大阪駅または阪急
   梅田駅より阪急北千里線で北千里駅下車徒歩20分.


プログラム:

 8/ 8  9:00-15:00 「Verilog-HDLの基礎と演習」越智裕之(広島市立大)
      15:00-17:00 「FPGAによる回路実装演習」小林和淑(京大)
 8/ 9  9:00-17:00 「FPGAによる電卓の実現」小林和淑(京大)
 8/10  9:00-17:00 「論理合成と自動配置配線によるLSI設計演習」池田誠(東大)

参加費: 学生5千円, 会員2万円, 非会員3万円 (含テキスト代)

申込方法:

  申込は平成12年7月14日(金)を期限に, 定員 (50 名) に達し次第先着順で締
  め切らせて頂きます. (期限後については, 直接下記担当までお問い合わせ下
  さい.)  定員に余裕があるかは下記ホームページに掲載しておりますので, 
  ご確認の上お申し込み下さい.

  1. 電子メイル (または FAX) にて, [1]氏名 (ふりがな), [2] 年令 (学生の
     場合は学年), [3] 所属, [4] 連絡先 (住所, 電話, FAX, E-mail), およ
     び [5] 電子情報通信学会会員は会員番号, を明記の上, 下記申込先まで
     お申し込み下さい. 

  2. また, 講習会のポイントを絞るための参考として, [6] 参加の動機, [7]
     これまでの主な業務, [8] UNIX やテキストエディタ(emacs, vi など)の
     習熟度合, [9] プログラミング(Verilog-HDL, VHDL, SPICE, C言語など)
     の経験, を差し支えない範囲でお書き添え下さい. 

  3. 参加費は申し込み受理通知後, 下記の口座へ送金下さい. 請求書や領収書
     が必要な場合は, 担当までご連絡下さい.

問い合せならびに申込先:

  ホームページ: http://www.ieice.org/~vld/vldsem.html
  担 当: 石浦 菜岐佐
         〒565-0871 大阪府吹田市山田丘 2-1
         大阪大学 大学院工学研究科 情報システム工学専攻
         E-mail: vldsem@fortune.ise.eng.osaka-u.ac.jp
         電話: 06-6879-7806, FAX: 06-6875-5902

送金先:  大和銀行 千里北支店 普通預金 6255724
        「VLSI 設計技術研究専門委員会 石浦 菜岐佐」


※ 本講習会との連続開催で, 日本学術振興会超集積化デバイス・システム第
165委員会主催「VLSI 設計・夏の学校」(8月7日(月), 大阪, 参加費無料) が
開催されます. (詳細は http://www6.eie.eng.osaka-u.ac.jp/vlsi/ 参照.)
本講習会の基礎事項に関する講演が行われますので, 是非あわせての御参加
を御検討下さい.