平成１２年１月ＶＬＳＩ設計技術研究会プログラム

(VLD+CPSY+SLDM共催研究会 at 熊本大学)
=====================================================================
●電子情報通信学会ＶＬＳＩ設計技術研究会（ＶＬＤ）
専門委員長　神戸尚志　副委員長　小野寺秀俊
幹事　高橋篤司・若林一敏

●電子情報通信学会コンピュータシステム研究会（ＣＰＳＹ）
専門委員長　平木敬　副委員長　山口喜教・木村康則
幹事　佐藤周行・加藤聡彦

●情報処理学会システムLSI設計技術研究会（ＳＬＤＭ）
主査　今井正治
幹事　小栗清・中田恒夫・伊藤和人

日程 平成12年1月11日(火) 10:30〜17:45
                12日(水)  9:30〜16:30
会場 熊本大学黒髪キャンパス大学院自然科学研究科２階ゼミナール室
（熊本県熊本市黒髪2-39-1，JR熊本駅から熊本産交バス
阿蘇・大津方面行き「熊本大学前」下車など．
熊本空港からバス・タクシー（約1時間）．
キャンパスへの順路は
http://www.eng.kumamoto-u.ac.jp/access.html
を参照．大学院自然科学研究科の位置は
http://www.kumamoto-u.ac.jp/eng/engbld.html
の図中２６の建物．TEL [096] 342-3627 久我守弘）

議題 テーマ: FPGAとその応用および一般

1月11日(火)
[10:30〜12:00]
(1) ３bit compaction と冗長2進を用いた FPGA 向き24bit 乗算器
◯三尾母 貴弘，安岡 孝一，金澤 正憲 (京都大)

(2) URRを用いた浮動小数点乗算回路のVLSIへの実装と評価
○葛 毅，阿部 公輝，浜田 穂積 (電通大)

(3) 減算シフト型立方根計算回路
○高木 直史，南 利明 (名大)


[13:15〜14:45]
(4) 順序回路の状態探索向けBDDの動的変数順序づけ手法
○樋口 博之(富士通研), Fabio Somenzi(Univ. of Colorado)

(5) 一般二分決定グラフの生成
○片山 哲志，越智 裕之，津田 孝夫 (広島市立大)

(6) 二分決定グラフの非明示的表現における節点符号化法
○山内 仁，高橋 浩光 (岡山県大)


[15:00〜16:30]
(7) 最小カットを用いて適切な部分回路を抽出するための効率的手法
○畔上 謙吾，高橋 篤司，梶谷 洋司 (東工大)

(8) 層割当てのためのネット集合分割に基づく制約付きビア数最小化手法 PNLA
○小林利大，渡邉 敏正 (広島大)

(9) プリント基板配線における非平面接続要求の部品下領域を利用した埋め込み手法
○高藤 大介，墨川 新平，渡邉 敏正 (広島大)


[16:45〜17:45] ●招待講演
(10) ビットシリアルFPGAシステムの開発
○一色剛、太田章久、國枝博昭 (東工大)


1月12日(水)
[9:30〜12:00]
(11) 動作合成システムによるCPLD設計
○中條 新，川上 洋史，檀 良 (法政大)

(12) 選択的突然変異を用いた遺伝的アルゴリズムによるフロアプラン設計問題
○舟堀 浩介，檀 良 (法政大)

(13) リセット端子のない JK フリップフロップのゲートレベルシミュレーション
◯松下浩明 (詫間電波高専)

(14) 通信時間を考慮したスケジューリングと素子配置
○中野 正喜，伊藤 和人 (埼玉大)

(15) 固定制御可検査性に基づくRTL回路の非スキャンテスト容易化設計法
○永井 慎太郎，和田 弘樹，大竹 哲史，藤原 秀雄 (奈良先端大)


[13:15〜14:45]
(16) FPGAベース並列マシンRASHでのDES暗号回路の改良		
○浅見廣愛（三菱電機），飯田全広（三菱電機エンジニアリング）
　中島克人，森伯郎（三菱電機）

(17) FPAccA model 2.0 チップの設計  ―再構成可能な浮動小数点演算器アレイ― 
○河野 陽一，越智 裕之，津田 孝夫 (広島市立大)

(18) 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
○宇野 正樹，柴田 裕一郎，天野 英晴 (慶応大)


[15:00〜16:30]
(19) 教育用パイプライン処理マイクロプロセッサpico^2の開発
○西村 克信，額田 多政，天野 英晴 (慶應大)

(20) ＫＩＴ ＣＯＳＭＯＳプロセッサ：背景と着想
○佐藤 寿倫，有田 五次郎 (九工大)

(21) FPGAを実装したPCIカードによる分散共有メモリ型並列計算機の構築
○立川 純，久家 裕司，大濱 智弘，田中 康一郎，有田五次郎 (九工大)

＊11日の夜に懇親会(会費5,000円)を予定しています．ぜひ御参加
  ください．懇親会については12月20日(月)までに下記へE-mailま
  たはFAXで御連絡下さい．お名前，御所属，連絡先，E-mailアド
  レスをお忘れなく．
  懇親会申込先：久我守弘（熊本大） E-mail: kuga@cs.kumamoto-u.ac.jp
  　　TEL/FAX: 096-342-3647

☆ＶＬＤ研究会今後の予定　　　　〔　〕内発表申込締切日
　１１月２６（金），２７日（土）「デザインガイア’99」
　ラフォーレ琵琶湖〔締切済み〕（ARC，ICD，CPSY，
　FTS，SLDM各研究会と共催，システムＬＳＩ琵琶湖
　ＷＳ24日〜26日と連続開催）

　１月１１日（火），１２日（水）「FPGAとその応用および一般」
　熊本大学〔締切済み〕（CPSY研究会，情報処理学会SLDM研究会と共催）

　３月２日（木），３日（金）
　「システムオンシリコン設計技術ならびにこれを活用したVLSI」 
　北陸先端大〔１２月１０日〕（ICD研究会と共催）

【発表申込先・問合先】
　國枝博昭（東工大）
　TEL [03] 5734-2574 FAX [03] 5734-2574
　E-mail: kunieda@ss.titech.ac.jp

　５月１１日（木），１２日（金）
　「組み込みシステムおよび一般」
　神戸大瀧川記念学術交流会舘〔未定〕
　（SLDM研究会と共催）

　６月２２日（木），２３日（金）
　「信号処理ＬＳＩおよび一般」
　九州大学ベンチャービジネスラボラトリー
　〔未定〕（CAS，DSP研究会と共催）

【問合先】
　高橋篤司（東工大）
　TEL [03] 5734-2665　Fax [03] 5734-2902
　E-mail: atushi@ss.titech.ac.jp
　発表申し込みは前々月の 20 日頃まで(月によっては変更あり)．
　なお，最新の情報については，http://www.ieice.or.jp から ESS
　ソサイエティの下の VLD 研究会のページを参照して下さい．