講習会「ディジタル集積回路設計演習」

日　時：平成１１年８月３日(火)〜６日(金)
　　　各日１０：００〜１７：００ (昼休１２：００〜１３：００)
会　場：東京工業大学ＶＬＳＩデザインセンタ
　　　(東工大・大岡山キャンパス，東急大井町線目蒲線大岡山駅下車徒歩５分)

概　要：設計言語の解説，シミュレーション演習の後，実際の設計を例題による
　　　デモ，課題を与えての演習を通じて体験し，最終的には電卓をFPGAによ
　　　り実現する．

プログラム：
　　　１日目：Verilog文法解説およびシミュレーション演習　越智裕之(広島市立大)
　　　２日目：電卓のHDL設計・シミュレーション・合成　小林和淑(京大)
　　　３日目：FPGAを用いた電卓の実装・LSI化への準備　小林和淑(京大)　池田誠(東大)
　　　４日目：LSIの配置配線　　　　　　　　　　　　　　　 池田誠(東大)

参加費：会員２万円，非会員３万円，学生５千円(テキスト代を含む)
　　　　申し込みと同時に下記の口座へ送金してください．
定　員：５０名 (申込先着順にて定員になり次第締め切ります)
申込締切日：平成１１年７月９日(金)

申込方法：
　　　氏名/ ふりがな/ 年令/ 所属/ 住所/ 電話/ FAX/ E-mail/
　　　(電子情報通信学会会員の場合)会員番号/ (学生の場合)学年を明記のうえ
　　　E-mailまたはFAXにて下記申込先までご送付下さい．
　　　入金の確認とともに参加章をお送りします．また，請求書や領収書が
　　　必要な場合は，問い合わせ先へご連絡ください．
　　　また，講習会のポイントを絞るための参考としますので，申し込み時に
　　　(1)参加の動機、(2)これまでの主な業務、(3)UNIX やテキストエディタ
　　　(Emacs、vi など)の習熟度合、(4)プログラミング(Verilog-HDL、VHDL、
　　　SPICE、C言語など)の経験，を差し支えない範囲でできる限りお教え下さ
　　　い．案内は下記ホームページにあります．

問い合せならびに申込先：
　　　〒816-8580   福岡県春日市春日公園６―１
　　　九州大学大学院システム情報科学研究科
　　　情報工学専攻　安浦教授室　担当　久保田，石原
　　　電話:　　092-583-7620（直通）
　　　FAX: 　　092-583-1338
　　　E-mail:　VLDseminar@c.csce.kyushu-u.ac.jp
　　　URL:　　 http://kasuga.csce.kyushu-u.ac.jp/~vld/koshukai/

参加費振込先：
　　　西日本銀行白木原支店　普通０９６５１７７
　　　ＶＬＤ講習会　代表　安浦寛人

主催：電子情報通信学会基礎・境界ソサイエティ
　　　システムと信号処理サブソサイエティ
　　　ＶＬＳＩ設計技術研究専門委員会
協賛：ＶＤＥＣ(大規模集積システム設計教育研究センター)