デザインガイア : ＶＬＳＩ設計の新しい大地 を考える研究会
デザインガイア プログラム
--- ＶＬＳＩ設計の新しい大地 を考える研究会 ---
１９９７年１０月２８日（火）、２９日（水） 於 宮崎シーガイア
情報処理学会計算機アーキテクチャ研究会 (ARC)
電子情報通信学会コンピュータシステム研究会 (CPSY)
情報処理学会設計自動化研究会 (DA)
電子情報通信学会フォールトトレラントシステム研究会 (FTS)
電子情報通信学会 VLSI 設計技術研究会 (VLD)
電子情報通信学会集積回路研究会 (ICD)
会場：宮崎シーガイア ホテルオーシャン45 / ワールドコンベ
ンションセンター サミット（〒880 宮崎市山崎町浜山，宮崎
空港よりシーガイア直行バスで30分，JR宮崎駅よりシーガイア
直行バスで20分，「ホテルオーシャン45」下車．TEL [0985] 21-
1155，FAX [0985] 21-1156）
----------------------------------------------------------------------
28日 − 21世紀に向けてのVLSIの研究開発について −
1. 13:00-14:30 [基調講演] 次世代のPCプラットフォーム
西岡郁夫 (インテル株式会社)
2. 15:45-15:30 [招待講演] 21世紀のVLSIアーキテクチャ
村上和彰 (九大)
3. 15:30-16:15 [招待講演] サブクォータミクロンLSIの設計技術
山品正勝 (NEC)
4. 16:15-17:30 [招待講演] 非同期式VLSIシステム設計
南谷崇 (東大)
----------------------------------------------------------------------
29 日 3 並列の研究会
ARC 研究会 ・ CPSY & DA 研究会 ・ FTS & VLD 研究会
----------------------------------------------------------------------
29 日 ARC 研究会 議題：プロセッサ・アーキテクチャおよび一般
--- 8:00〜9:40 ---
(1) 3次元階層型超並列コンピュータネットワーク
堀口 進, 大木孝之(北陸先端大)
[概要] 超並列コンピュータの3次元実装に適した3次元階層型コンピュータネッ
トワークを提案し、その性能について議論する。
(2) 次世代の高速大容量シリアルリンクアーキテクチャの提案
弘中哲夫, 土江竜雄(広島市大)
[概要] 現在のバス・アーキテクチャに変わる次世代の高速大容量シリアルリ
ンクアーキテクチャを提案する．
(3) 大規模データパスプロセッサにおけるフェッチ機構の検討
辻 秀典, 中村 友洋, 吉瀬 謙二, 安島 雄一郎,
田中 英彦(東京大学大学院 工学系研究科)
[概要] 大規模データパスプロセッサにおけるフェッチ機構について分岐予
測方式に着目しその検討を行う
(4) 伝搬遅延による配線経路探索プロセッサ
佐野雅彦, 高橋義造(徳島大学工学部)
[概要] 迷路法において探索波伝搬遅延を探索コストとする経路探索法の提案
と、これを処理する専用ハードウエアの概要に関する研究
--- 10:10〜11:50 ---
(5) ジオメトリプロセサProcyonのアーキテクチャ
安里 彰, 岩田 靖, 西本晴子(富士通研), 中山寛(富士通),
木村康則(富士通研)
[概要] ジオメトリプロセサProcyonのアーキテクチャの特徴について述べる。
また、ソフトウェア開発環境にも触れる。
(6) ジオメトリプロセサ Procyon の評価
新井正樹(新情報富士通研), 西崎慎一郎(富士通 SSL), 安里彰,
小沢年弘, 木村康則(新情報富士通研)
[概要] コンパイラによるジオメトリプロセサ Procyon のための最適化とアー
キテクチャの評価について述べる。
(7) 実行時再構成可能なアーキテクチャを用いたMPEGエンコーダの実現
國枝 博昭, 一色 剛, 大上 晃弘(東工大)
[概要] ストリーム処理を目的とした実行時再構成可能なアーキテクチャを開
発し、MPEGエンコーダに応用した場合の評価を行った。
(8) 実時間可変構造パイプライン計算機における画像変換
長谷川誠(静岡大)
[概要] ディジタルカメラ等に頻用される画像変換等を例にとって本方式が可
能とする新しい処理方式と構成法を示す．
--- 13:10〜14:50 ---
(9) オンチップMIMDプロセッサにおける実行時並列化機構の性能評価
玉造 潤史, 松本 尚, 平木 敬(東大)
[概要] 既に提案発表を行なったオンチップMIMDプロセッサ上での実行時並列
化機構によって得られる速度向上性能の計測を行ない、その結果と特
徴に関しての発表を行なう。
(10)低コストハードウェア分散共有メモリ
田中清史, 松本尚(東大), 対木潤(富士通), 平木敬(東大)
[概要] 低コストのハードウェアによる分散共有メモリの実装および、その性
能評価を実機を用いて行なう。
(11)共有メモリ vs.メッセージパッシング
松本尚, 平木敬(東大)
[概要] 共有メモリとメッセージパッシングをモデル／実装の両面に関して比
較検討し優劣を決する。
(12)非対称分散共有メモリにおける最適化コンパイル技法の評価
丹羽純平, 稲垣達氏, 松本尚, 平木敬(東大)
[概要] 非対称分散共有メモリ上において、共有書き込みのための一貫性維持
コスト削減技法の評価を行う。
--- 15:20〜17:00 ---
(13)FPAA : Field Programmable Accumulator Array
越智裕之(広島市大)
[概要] 21世紀に向けてますます進歩する半導体技術にふさわしいFPGAアーキ
テクチャの将来像として、FPAAを提案する。
(14)非同期式プロセッサTITAC-2の性能解析
小沢基一, 高村明裕, 上野洋一郎, 南谷 崇(東工大)
[概要] 32ビット非同期式プロセッサTITAC-2におけるパイプライン動作のオー
バーヘッドを考慮した性能解析の結果を報告する。
(15)非同期式プロセッサを用いたコンピュータシステムの実現
上野洋一郎, 高村明裕, 小沢基一(東工大), 桑子雅史,
南谷 崇(東大)
[概要] クロックを全く持たない非同期式マイクロプロセッサ・チップを用い
たコンピュータシステムの実現方法を示す。
(16)データパスの特性を考慮した非同期式制御回路の一設計手法
桑子雅史(東大), 石川 誠, 上野洋一郎(東工大), 南谷 崇(東大)
[概要] 非同期式マイクロプロセッサにおいてデータパス回路の処理遅延特性
を考慮した制御回路設計の一手法を示す。
----------------------------------------------------------------------
29 日 コンピュータシステム研究会、設計自動化研究会
★ コンピュータシステム研究会 (CPSY)
専門委員長 弓場 敏嗣 副委員長 稲上 泰弘・名古屋 彰
幹事 本多 弘樹・上野 修一
★ 第85回 設計自動化研究会 (発表件数：20)
(主査：吉田 憲司, 幹事：小山 正弘, 寺井 正幸, 若林 真一)
29日午前 − システム設計とCAD技術および一般(1) −
1. On VLSI Decompositions for deBruijn Graphs
○今井賢，山田敏規，上野修一 （東工大）
2. 準同期式におけるクロック配線駆動配置手法
○高橋渡，高橋篤司，梶谷洋司（東工大）
3. Cost-Radius Balanced Plane Steiner Tree
○三林秀樹，高橋篤司，梶谷洋司（東工大）
4. リーフセル用配線システム
四宮典子，福井正博（松下電器），
○西垣泰男（松下ソフトリサーチ）
5. ディープサブミクロンゲートアレイの設計事例
○堀内重則，古田康幸，鈴木五郎（日立）
6. Precomputed tableを用いたパストランジスタ論理の遅延計算
手法
○李副烈（神戸大），小西健三（シャープ），瀧和男（神戸大）
7. 高速基板の伝送線路ノイズ自動検証システム
○薗田英明，小林光明，横田隆弘（日立）
8. アナデジ混在LSIのチップ一括機能検証手法の確立
○植松博（日立超LSIエンジニアリング），
本野洋輔，岩渕真人，古川且洋（日立），
山崎隆（日立超LSIエンジニアリング）
9. 連想メモリを搭載したハードウェアエンジンによる故障回路
並列故障シミュレーションの高速化手法
○福山誠一郎，戸川望，佐藤政生，大附辰夫（早大）
10. 可変電圧プロセッサを用いたシステムレベルの電力最適化
手法
○石原亨，安浦寛人（九大）
29日午後 − システム設計とCAD技術および一般(2) −
11. 完全なインターロックを行なうパイプラインCISC/RISCの設
計教育
○高橋隆一，吉田典可（広島市立大）
12. ブロック統合を用いたFPGA面積最小化
○幸田武範，上林彌彦（京大）
13. 多量の配線要素をもつ通信処理向けFPGAの専用CADシステム
○室岡孝宏，高原厚，宮崎敏明，筒井章博（NTT）
14. ビットシリアルFPGAのフルカスタム設計
國枝博昭，一色剛，清水頭武信，Imanuddin Amril，
○太田章久（東工大）
15. ビットシリアルFPGAのパイプラインデータパス合成法
國枝博昭，一色剛，○清水頭 武信，太田章久（東工大）
16. パターンによる回路変換を併用したトランスダクション法
○熊沢雅之（京大），澤田直（九大），上林彌彦（京大）
17. 対称変数の検出による関数分解の高速化と多段論理合成へ
の応用
○澤田宏，山下茂，名古屋彰（NTT）
18. 属性文法を用いた VHDL-AMS の意味解析手法
○佐々木健（東工大），佐々木尚（東芝），
水島和憲（東工大）
19. 合成ディレクティブを組み込んだ動作レベル設計記述言語
○舟本一久，五島正裕，森眞一郎，富田眞治（京大）
20. ハードウェアコンパイラBACH
○西田浩一（シャープ），
Andrew Kay（シャープヨーロッパ研究所），
山田晃久，神戸尚志（シャープ），
野村俊夫（シャープヨーロッパ研究所）
◆28日の共通企画は，CPSY研究会，VLD研究会，FTS研究会，
ICD研究会，情報処理学会 計算機アーキテクチャ研究会,
設計自動化研究会の共催
◆29日のCPSY研究会は，情報処理学会 設計自動化研究会と共催
◎28日（火）は，懇親会を予定しておりますので，奮って御参
加下さい．
☆CPSY研究会今後の予定 []内発表申込締切日
12月12日（金） テーマ：FPGA技術と応用システムおよび一般
大阪大学基礎工学部国際棟シグマホール（〒560 大阪府豊中市
待兼山町1-3）[10月13日（月）]
・VLD研究会と共催
・情報処理学会 計算機アーキテクチャ研究会, 設計自動化研
究会が12月11日（木）に開催され，連続開催となります．
【発表申込先】
木村晋二（奈良先端科学技術大学院大学 情報科学研究科）
〒630-01 奈良県生駒市高山町 8916-5
TEL [0743] 72-5301，FAX [0743] 72-5309，
E-mail: kimura@is.aist-nara.ac.jp
電子メールまたは FAX にて，発表題目，発表者氏名(登壇者に
○印)，所属，概要（50文字程度），発表者連絡先(住所，氏名，
E-mail，Fax，Tel) を御連絡願います。
----------------------------------------------------------------------
29 日 FTS & VLD 研究会
★ フォールトトレラントシステム (FTS)
専門委員長 向殿 政雄 副委員長 藤原 英二 幹事 相京 隆・米田 友洋
★ VLSI 設計技術研究会 (VLD)
専門委員長 北沢 仁志 副委員長 安浦 寛人 幹事 木村 晋二・小川 公裕
29日午前 − フォールトトレラントシステムとテストおよび一般 −
1. フォールトトレラントソフトウェアに適したプロセッサ構成に関する一考察
○ 小川 聰 (ＮＴＴネットワークサービスシステム研究所)
2. バウンダリスキャンを用いたボード上でのフルスキャンテスト法
○ 鮫島康則、深沢友雄 (NTT 光ネットワークシステム研究所)
3. 完全故障検出効率を保証するRTLデータパスの非スキャンテスト容易化設計法
○和田弘樹、増澤利光 (奈良先端大・情報)、K. K. Saluja (ウイスコンシン大学)、
藤原秀雄 (奈良先端大・情報)
4. 時間冗長方式とHamming符号を用いた組合せ回路内の２重故障のマスク
○ 吉田 たけお (琉球大学 工学部 情報工学科)
5. 遅延故障テストにおけるテストパス選択手法の検討
○ 谷 誠一郎, 寺元 光生, 深澤 友雄, 松広 一良 (NTT 光ネットワークシステム研究所)
6. Minimum tests for stuck-at faults of the adders
○ 梶原誠司，笹尾勤 (九州工業大学 情報工学部 電子情報工学科)
7. メモリバーンイン装置のテストパターン生成・制御回路の FPGAによる実現
○ 井口幸洋（明治大学 理工学部 情報科学科），来住野知臣、横山治男（日本エンジニアリング）
8. 特定用途向けFPGAの一設計手法
○ 高原 厚、宮崎 敏明、室岡 孝宏、片山 勝(NTTシステムエレクトロニクス研究所)、林 一博(NTT 光ネットワークシステム研究所)
9. 複数モジュールにより構成される回路仕様に対する効率的な形式的検証法
○ 竹中 崇，北道 淳司，西川 清史 (大阪大学大学院基礎工学研究科情報数理系専攻)
10. 二分決定グラフの非明示的表現の効率的な演算手法
○山内 仁, 高橋浩光 (岡山県立大学情報工学部情報通信工学科)
29日午後 − 高位合成手法および LSI 設計手法 −
11. 命令の動作的意味記述を用いたプロセッサ合成手法の提案
○伊藤真紀子、武内良典、今井正治 (大阪大学 大学院基礎工学研究科 情報数理系専攻)、塩見彰睦 (静岡大学 情報学部 情報科学科)
12. 組込みシステム向けリターゲッタブルコンパイラの方式
○山口雅之 (シャープ), 石浦菜岐佐 (阪大), 神戸尚志 (シャープ)
13. 組込みシステム向け高位合成システム
○山本哲三朗, 石浦菜岐佐, 山口雅之, 服部靖史 (阪大)
14. ＶＬＩＷプロセッサ自動生成における演算器構成最適化の一手法
○大槻典正、武内良典、今井正治、浜口清治、柏原敏伸 (阪大)、引地信之 ((株) SRA)
15. 遅延時間の不確定性を考慮した高位合成のモジュール選択
○ 冨山 宏之、安浦 寛人 (九大)
16. 混載ASIC用DRAMモジュールジェネレータ
○竹内 秀輝、矢部 友章、宮野 信治、北城 岳彦 (東芝)、田沢 雅昭(東芝情報システム)、圓角 元洋、山田 正昭、村方 正美 (東芝)
17. DRAMを用いた加算機能メモリの設計
○ 山岡 雅直, 小林幸史, 小林和淑, 田丸啓吉 (京都大学工学研究科電子通信工学専攻)
18. 遺伝的アルゴリズムを用いた階層的フロアプラン手法
○杉本千晶、島本 隆（徳島大学）、坂本明雄（高知工科大学）、
安斎裕臣、鈴木博之（日立マイコンシステム）
19. 方形パッキング手法によるMMIC向き自動レイアウトシステム
○澤 卓(奈良先端科学技術大学院大学), 長尾 明(シャープ株式会社),
白川 功（大阪大学), 神戸 尚志(シャープ株式会社),
千原 國宏(奈良先端科学技術大学院大学)
20. ビアサイズを考慮可能なグリッドレス配線手法
○坂口洋二、島本 隆（徳島大学）、坂本明雄（高知工科大学）
21. 隣接・層間配線を考慮した一配線手法
渡邊 琢美 (NTT 入出力システム研究所)
28 日の研究会の後に懇親会を予定しています。御参加下さい。お問い合わせ、お
申し込みは VLD 木村 幹事までお願いします。
☆ FTS 研究会今後の予定
12月8日（月）「テスト技術:システム・ソフトウェア・ハード
ウェアおよび一般」明治大学生田キャンパス（〒214 神奈川
県川崎市多摩区東三田 1-1-1）[10月20日（月）]
2月13日（金）「一般」機械振興会館 [12月10日（水）]
【発表申込先・問い合わせ先】
相京 隆（富士通）
TEL (044)754-2456，FAX (044)754-2577
E-mail： aikyo@cad.fujitsu.co.jp
米田友洋（東工大）
TEL (03)5734-2687，FAX (03)5734-2913
E-mail： yoneda@cs.titech.ac.jp
☆ VLD 研究会今後の予定
12月12日（金） テーマ：FPGA技術と応用システムおよび一般
大阪大学基礎工学部国際棟シグマホール（〒560 大阪府豊中市
待兼山町1-3）[10月13日（月）]
【発表申込先・問い合わせ先】
木村晋二（奈良先端科学技術大学院大学 情報科学研究科）
〒630-01 奈良県生駒市高山町 8916-5
TEL [0743] 72-5301，FAX [0743] 72-5309，
E-mail: kimura@is.aist-nara.ac.jp
電子メールまたは FAX にて，発表題目，発表者氏名(登壇者に
○印)，所属，概要（50文字程度），発表者連絡先(住所，氏名，
E-mail，Fax，Tel) を御連絡願います。
Claims to: kimura@is.aist-nara.ac.jp