*************************************************
平成18年1月電子情報通信学会SDM研究会
応用物理学会シリコンテクノロジー分科会 共催
*************************************************
シリコン材料・デバイス研究専門委員会
専門委員長 堀口文男 副委員長 浅野種正
幹事 大野守史，高柳万里子
幹事補佐 松井裕一
************** (テーマ) ***********************
「IEDM特集（先端CMOSデバイス・プロセス技術）」
********************************************
日時 平成18年1月20日（金）9:30 - 17:00
会場 機械振興会館地下3階研修2号室
詳細は http://www.jspmi.or.jp/kaikan.htm をご覧ください。
交通 営団地下鉄日比谷線神谷町駅下車 徒歩8分
営団地下鉄三田線御成門駅下車 徒歩8分
都営地下鉄大江戸線赤羽橋駅下車 徒歩10分
都営地下鉄浅草線・大江戸線大門駅下車 徒歩10分
JR浜松町駅下車 徒歩15分
◆プログラム◆
午前
9:30〜11:40
1. IEDM2005を振り返って
○石丸一成（東芝）
2. 一軸歪みSGOIチャネルを有する高性能マルチゲートpMOSFETs
○入沢寿史，沼田敏典，手塚勉，臼田宏治，中払周，平下紀夫，杉山直治，豊田英二
**，高木信
一*（MIRAI-ASET, *MIRAI-AIST, **東芝セラミックス）
3. 膜厚5nm以下の(110)面ダブルゲート極薄SOI NMOSFETにおけるボリュームインバー
ジョンによる移動度向上
筒井元，齋藤真澄，更屋拓哉，南雲俊治，○平本俊郎（東京大学生産技術研究所）
4. Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス
○若林整，辰巳徹，五十嵐信行，忍田真希子，川本英明*，池澤延幸*，池澤健夫**，
山本豊
二，羽根正巳（NECシステムデバイス研究所，*NECエレクトロニクス，**NEC情報シス
テム
ズ）
5. Σ型SiGe-SD構造を有する超高速45nmノード・バルクCMOSデバイス
○大田裕之，金永ソク，島宗洋介*，佐久間崇，畑田明良*，片上朗*，添田武志，川
村和郎，小
倉輝，森岡博，渡邉崇史，王純志，早見由香，小倉寿典，森年史，田村直義*，児島
学，橋本浩
一（富士通，*富士通研究所）
午後
12:45〜14:50
6. 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビ
リティ
○大石周，藤井修，横山孝司***，太田和伸***，佐貫朋也，猪熊英幹*，江田健太郎
*，伊高利
昭*，宮島秀史*，岩佐誠一*，山崎博之*，大内和也**，松尾浩司*，永野元*，菰田泰
生，岡山
康則，松本拓治***，深作克彦***，清水敬*，宮野清孝*，鈴木隆志*，矢橋勝典*，堀
内
淳***，竹川陽一，佐喜和朗*，森伸二*，大野圭一***，水島一郎*，斎藤正樹***，岩
井正明，
山田誠司，長島直樹***，松岡史倫（東芝セミコンダクター社システムLSI第一事業部
*
プロセス技術推進センター，**SoC研究開発センター，***ソニー半導体事業グループ
セ
ミコンダクタテクノロジー開発本部）
7. CMOS用極薄SiONゲート絶縁膜のn/p独立チューニング
○辻川真平，梅田浩司，川原孝昭，川崎洋司，志賀克哉，山下朋弘，林岳，由上二
郎，大野吉
和，米田昌弘（ルネサステクノロジ）
8. 低待機時電力HfSiON−CMOSFET技術
○高柳万里子，渡辺健，飯島良介*，小山正人*，小池正浩*，井野恒洋*，上牟田雄一
*，関根克
行**，江口和弘**，西山彰*，石丸一成（東芝セミコンダクター社SoC研究開発セン
ター，*
東芝研究開発センター，**東芝 セミコンダクター社プロセス技術推進センター）
9. 金属／Hf系高誘電率絶縁膜界面の統一理論 -ゲート金属の設計指針-
○白石賢二(1,2)，赤坂泰志（3)，宮崎誠一(4,2)，中山隆史(5)，中岡高司(1)，中村
源
治(3)，鳥居和功(3,9)，大田晃生(4)，Parhat Ahmet(2), 大毛利健治(2)，渡部平
司(6,2)，知京豊裕(2)，Martin Green(7)，奈良安雄(3)，山田啓作(8,2)（(1)筑波大
院・数
理物質科学研究科，(2)物質・材料研究機構，(3)半導体先端テクノロジーズ，(4)広
島大
院・先端物質科学研究科，(5)千葉大・理学部，(6)大阪大院・工学研究科，
(7)National
Institute of Standards and Technology，(8)早稲田大・ナノテクノロジー研究
所，(9)現所属，日立中央研究所）
10.高電子移動度0.9nm-EOT TaSix/HfSiONゲートスタックの形成
○犬宮誠冶，赤坂泰志，松木武雄，大塚文雄，鳥居和功，奈良安雄（半導体先端テク
ノロジー
ズ第一研究部フロントエンドプログラム）
15:10〜16:25
11.GIDL を考慮した LSTP 向け FinFET の設計
○田中克彦，竹内潔，羽根正巳（NECシステムデバイス研究所）
12.バルクシリコン基板上に形成したゲート長20nm，フィン幅6nmのCMOS FinFETのプ
ロ
セスインテグレーション技術とデバイス特性
○岡野王俊，泉田貴士，川崎博久，金子明生*，八木下淳史*，金村貴永，近藤正樹，
伊藤早
苗，青木伸俊，宮野清孝*，小野高稔*，矢橋勝典*，岩出健次*，窪田壮男*，松下貴
哉*，水島
一郎*，稲葉聡，石丸一成，須黒恭一*，江口和弘*，綱島祥隆*，石内秀美（東芝セミ
コンダク
ター社 SoC研究開発センター ＆ *プロセス技術推進センター）
13.90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発
○南良博，篠智彰，坂本篤史*，東知輝**，楠直樹，藤田勝之，初田幸耕，大澤隆，
青木伸俊，谷
本弘吉，森門六月生，中島博臣，井納和美，浜本毅司，仁田山晃寛（東芝セミコンダ
クター
社 SoC研究開発センター，*東芝情報システム，**東芝マイクロエレクトロニクス）
16:25〜17:00
総合討論 司会 高木信一（東京大学）
17:20〜
懇親会（予定）
☆SDM研究会
【問合先】
高橋芳浩
日本大学理工学部 電子情報工学科 専任講師
〒274-8501 千葉県船橋市習志野台7-24-1
TEL/FAX: 047-469-5459
E-mail: ytaka@ecs.cst.nihon-u.ac.jp
SDM研究会ホームページにもどる