電子情報通信学会 研究会発表申込システム
研究会 開催スケジュール
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ)
    [Japanese] / [English] 
研究会名/開催地/テーマ  )→
 
講演検索  検索語:  /  範囲:題目 著者 所属 抄録 キーワード )→

すべての研究会開催スケジュール  (すべての年度)

講演検索結果
 登録講演(開催プログラムが公開されているもの)  (日付・降順)
 12件中 1〜12件目  /   
研究会 発表日時 開催地 タイトル・著者 抄録 資料番号
VLD, DC, IPSJ-SLDM
(連催)
ICD, CPM
(共催)
CPSY, RECONF
(併催) [詳細]
2013-11-27
14:00
鹿児島 鹿児島県文化センター [招待講演]TSVを用いた3次元積層向け回路技術の開発
長田健一古田 太武田健一日立
3次元積層チップの性能を向上させる回路技術を開発した。シリコン貫通電極(TSV:Through Silicon Via)... [more] VLD2013-73 CPM2013-117 ICD2013-94 CPSY2013-58 DC2013-39 RECONF2013-41
pp.93-96(VLD), pp.55-58(CPM), pp.55-58(ICD), pp.1-4(CPSY), pp.93-96(DC), pp.13-16(RECONF)
NLP, CAS
(共催)
2012-09-21
13:10
高知 高知県立大学 永国寺キャンパス [招待講演]DCDCコンバータのデジタルヒステリシス予測制御方式
劉 鳴中川樹生長田健一日立
 [more] CAS2012-44 NLP2012-70
pp.75-80
SDM 2011-10-21
15:50
宮城 東北大学未来研 TSVを用いた3次元FPGAの性能評価
宮本直人東北大)・松本洋平東京海洋大)・小池汎平産総研)・松村忠幸長田健一中川八穂子超先端電子技術開発機構)・大見忠弘東北大
近年,微細化に替わる集積化技術の1つとして3次元積層技術の研究が盛んに行われている.中でも規則的構造を持つリコンフィギュ... [more] SDM2011-113
pp.91-96
ICD, IPSJ-ARC
(連催)
2011-01-20
11:00
神奈川 慶応大学(日吉) ホモジニアス・タイル構造3次元FPGAの性能評価
宮本直人東北大)・小池帆平産総研)・松本洋平東京海洋大)・松村忠幸長田健一中川八穂子十山圭介超先端電子技術開発機構)・大見忠弘東北大
さまざまな3次元FPGA構造を扱うことができる自由度の高い配置配線CADツールを開発した.このツールを用いて幾つかのホモ... [more] ICD2010-130
pp.13-18
VLD, IPSJ-SLDM
(連催)
2010-05-20
10:00
福岡 北九州国際会議場 誘導結合を用いたプロセッサと複数メモリの三次元集積技術
佐圓 真長田健一大熊康介日立)・島崎靖久慶大/ルネサステクノロジ)・野々村 到ルネサステクノロジ)・新津葵一杉森靖史小浜由範春日一貴黒田忠広慶大
一枚のプロセッサチップと二枚のメモリチップを積層し、それらを誘導結合通信により接続する三次元集積技術を開発した。三次元の... [more] VLD2010-5
pp.43-47
ICD 2010-04-22
11:15
神奈川 湘南工大 直列レプリカビット線技術を使用した40nm低電力SRAM
小松成亘山岡雅直日立)・森本薫夫前田徳章島崎靖久ルネサステクノロジ)・長田健一日立
微細化に伴うVth ばらつきの増加によって、SRAM のアクセス遅延が増加し問題となっている。センスアンプ起動タイミング... [more] ICD2010-4
pp.17-21
ICD 2009-12-15
17:00
静岡 静岡大学(浜松) 誘導結合通信を用いた低消費電力・高性能三次元プロセッサの開発 〜 90nm CMOSマルチコアプロセッサと65nm CMOS SRAMの三次元システム集積 〜
新津葵一慶大/学振)・島崎靖久慶大/ルネサステクノロジ)・杉森靖史小浜由範春日一貴慶大)・野々村 到ルネサステクノロジ)・佐圓 真小松成亘長田健一入江直彦日立)・服部俊洋長谷川 淳ルネサステクノロジ)・黒田忠広慶大
90nm CMOSプロセッサ上に、65nm CMOS SRAMを積層し、誘導結合を用いた三次元LSIシステムを構築した。... [more] ICD2009-105
pp.163-168
ICD 2008-04-17
10:15
東京 機械振興会館 [招待講演]NMOSおよびPMOSの基板バイアスを個別制御した65nm SRAM
山岡雅直日立)・前田徳章島崎靖久ルネサステクノロジ)・長田健一日立
NMOSとPMOSの基板バイアスを個別制御するSRAMモジュールを提案した。このSRAMモジュールでは、メモリセルのリー... [more] ICD2008-2
pp.7-12
ICD 2007-04-12
11:10
大分 大分県・湯布院・七色の風 [招待講演]書換え電流100μA、書換え速度416kB/sで動作する混載向け512kB相変化メモリ
小田部 晃半澤 悟日立)・北井直樹日立超LSIシステムズ)・長田健一松井裕一松崎 望高浦則克日立)・茂庭昌弘ルネサステクノロジ)・河原尊之日立
0.13μm,1.5V CMOS技術を用いて,混載向け512kB相変化メモリを試作した。既開発の低電力相変化メモリセルを... [more] ICD2007-5
pp.23-28
ICD, ITE-CE
(共催)
2006-01-26
10:30
東京 機械振興会館 1.5-V CMOS動作オンチップ相変化RAM回路技術
半澤 悟長田健一河原尊之竹村理一郎日立)・北井直樹日立超LSIシステムズ)・高浦則克松崎 望黒土健三守谷浩志日立)・茂庭昌弘ルネサステクノロジ
世界最小電流でリセット可能な相変化素子を用いたメモリセルのリセット/セット/リードの各動作を検証して、三つの相変化RAM... [more] ICD2005-206
pp.7-12
ICD 2005-04-15
14:00
福岡 福岡システムLSI 総合開発センター 電荷収集と寄生バイポーラ効果を考慮したSRAMの中性子ソフトエラー解析
長田健一日立)・北井直樹日立超LSIシステムズ)・蒲原史朗ルネサステクノロジ)・河原尊之日立
α線や中性子線によって生じるSRAMセルのソフトエラーについて解析した.SRAMのクロスカップルインバータの帰還作用をデ... [more] ICD2005-18
pp.31-36
ICD 2004-12-16
10:00
広島 広島大学 東広島キャンパス D2G-SOIトランジスタを用いた低電力SoC向けSRAMセル
山岡雅直長田健一伊藤清夫土屋龍太河原尊之日立
FD-SOIの一種であるD2G-SOIというトランジスタ構造を用いて、低電力SoCに最適な2種類のSRAMメモリセルを提... [more] ICD2004-183
pp.1-5
 12件中 1〜12件目  /   
ダウンロード書式の初期値を指定してください NEW!!
テキスト形式 pLaTeX形式 CSV形式 BibTeX形式


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会