| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| IE, ICD, VLD (共催) IPSJ-SLDM (連催) [詳細] |
2013-10-08 11:50 |
青森 | 弘前大学 コラボ弘大 | リーク電流抑制を伴う低電力設計方式による9bit, 20MS/s SAR ADC設計 ○陳 功・李 明玉・董 青・中武繁寿（北九州市大）・楊 波（設計アルゴリズム研）  VLD2013-60 ICD2013-84 IE2013-60 |
集積回路のナノスケール製造プロセスでは、 レイアウト依存効果(Layout Dependent Effect, LDE... [more] |
VLD2013-60 ICD2013-84 IE2013-60 pp.77-82 |
| IE, SIP, ICD, VLD, IPSJ-SLDM (共催) [詳細] |
2012-10-19 10:15 |
岩手 | ホテルルイズ（盛岡）【変更】 | A 9-bit 10MSps SAR ADC with Double Input Range for Supply Voltage ○Gong Chen・Yu Zhang・Qing Dong・Shigetoshi Nakatake（Univ. of Kitakyushu）・Bo Yang・Jing Li（Design Algorithm Lab.） VLD2012-49 SIP2012-71 ICD2012-66 IE2012-73 |
本研究では、1.2V 9 ビット/10MSps 逐次比較型ADC を高精度化するためのプリチャージ方法を提案す る。提... [more] |
VLD2012-49 SIP2012-71 ICD2012-66 IE2012-73 pp.49-53 |
| IPSJ-SLDM, VLD (連催) |
2012-05-31 10:20 |
福岡 | 北九州国際会議場 | GP最適化法に基づくSTI制約を考慮したコンパレータ回路エネルギーモデルの提案 ○陳 功・張 宇・楊 波・董 青・中武繁寿（北九州市大） VLD2012-8 |
低電力アナログ回路設計においては、STI ストレスによる電流ばらつきは無視できない。この論文では、 プリアンプとラッチ... [more] |
VLD2012-8 pp.43-48 |
| VLD | 2011-09-26 14:25 |
福島 | 会津大学 産学イノベーションセンター(UBIC) 3Dシアター | CMOS Op-amp Circuit Synthesis with Geometric Programming Models for Layout-Dependent Effects ○Yu Zhang・Gong Chen・Qing Dong・Jing Li・Bo Yang・Shigetoshi Nakatake（Univ. of Kitakyushu） VLD2011-41 |
[more] | VLD2011-41 pp.5-10 |
| VLD | 2011-03-02 16:20 |
沖縄 | 沖縄県男女共同参画センター | CMOSナノワットBGR回路のプロセス移行の制約再利用に関する考察 陳 功・○陰 徳龍・楊 波・董 青・李 静・中武繁寿（北九州市大） VLD2010-123 |
[more] | VLD2010-123 pp.43-47 |
[研究会発表申込システムのトップページに戻る]