| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| SDM | 2015-03-02 10:35 |
東京 | 機械振興会館 | ［招待講演］性能スケーラビリティと機能フレキシビリティを実現する三次元FPGAのためのインテグレーション技術 ○武田健一・青木真由（日立）  SDM2014-163 |
ハイブリッドウェハ接合とビアラスト型シリコン貫通ビア（TSV）を用いたCMOSデバイスのウェハ３層積層を実現した。このハ... [more] | SDM2014-163 pp.7-11 |
| SDM | 2014-01-29 15:30 |
東京 | 機械振興会館 | ［招待講演］ウェハ積層とVia-last型TSVを用いた三次元集積化CMOSデバイスの開発 ○青木真由・古田 太・朴澤一幸・花岡裕子・武田健一（日立） SDM2013-145 |
今回、Via-last型TSV(シリコン貫通電極)技術を用い、CMOSデバイスウェハを含むウェハの3層積層を世界で初めて... [more] | SDM2013-145 pp.43-46 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 14:00 |
鹿児島 | 鹿児島県文化センター | ［招待講演］TSVを用いた3次元積層向け回路技術の開発 ○長田健一・古田 太・武田健一（日立） VLD2013-73 CPM2013-117 ICD2013-94 CPSY2013-58 DC2013-39 RECONF2013-41 |
3次元積層チップの性能を向上させる回路技術を開発した。シリコン貫通電極（TSV：Through Silicon Via）... [more] | VLD2013-73 CPM2013-117 ICD2013-94 CPSY2013-58 DC2013-39 RECONF2013-41 pp.93-96(VLD), pp.55-58(CPM), pp.55-58(ICD), pp.1-4(CPSY), pp.93-96(DC), pp.13-16(RECONF) |
| SDM | 2010-02-05 16:45 |
東京 | 機械振興会館 | Cu／Low-k配線パターンのラインエッジラフネス評価 ○山口敦子・龍崎大介・武田健一（日立）・川田洋揮（日立ハイテクノロジーズ） SDM2009-192 |
Cu/low-k配線パターンのラインエッジラフネス（LER）評価方法を確立するため，レジスト，low-k，Cu/low-... [more] | SDM2009-192 pp.59-63 |
[研究会発表申込システムのトップページに戻る]