| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
集積回路研究会 (ICD) (検索条件: 2010年度)
「from:2010-12-16 to:2010-12-16」による検索結果
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| ICD | 2010-12-16 15:10 |
東京 | 東京大学 先端科学技術研究センター | ［ポスター講演］アレイ型アクセラレータにおける演算器間ネットワークの設計 ○大上 俊・岩上拓矢・吉村和浩・中田 尚・中島康彦（奈良先端大）  ICD2010-115 |
我々は，VLIWプロセッサと演算器アレイから構成されている演算器アレイ型アクセラレータ(LAPP)を提案している．本アク... [more] | ICD2010-115 pp.97-99 |
| ICD | 2010-12-16 15:10 |
東京 | 東京大学 先端科学技術研究センター | ［ポスター講演］標準CMOSプロセスによるオンチップ免疫反応センサの試作 ○李 在城（広島大）・上口 光（東大）・金子文恵（アステラス製薬）・石川智弘（広島大/JST） ICD2010-116 |
標準CMOSチップを用いた免疫反応の検出を目指し、素子上で磁気ビーズを駆動するチップを試作した。磁気ビーズを分散した試料... [more] | ICD2010-116 pp.101-105 |
| ICD | 2010-12-17 09:30 |
東京 | 東京大学 先端科学技術研究センター | ［招待講演］時間差増幅回路の発想から発表まで ○名倉 徹（東大） ICD2010-117 |
[more] | ICD2010-117 pp.107-111 |
| ICD | 2010-12-17 10:20 |
東京 | 東京大学 先端科学技術研究センター | エンタープライズSSD向け低消費電力・高信頼性強誘電体NANDフラッシュメモリ ○畑中輝義・矢島亮児・野田晋司（東大）・高橋光恵・酒井滋樹（産総研）・竹内 健（東大） ICD2010-118 |
低書き込み/消去電圧(6V)と高書き換え耐久性(1億回)を持つFe-NANDフラッシュメモリについて、高信頼性化技術を提... [more] | ICD2010-118 pp.113-118 |
| ICD | 2010-12-17 10:55 |
東京 | 東京大学 先端科学技術研究センター | Development of Procedure for Modeling MOSFET Compatible with ITRS
-- Noise and I-V Characteristics Modeling for RF/Analog MOSFET -- ○Sin-Nyoung Kim・Akira Tsuchiya・Hidetoshi Onodera（Kyoto Univ.） ICD2010-119 |
A procedure for modeling MOSFET compatible with ITRS is prop... [more] | ICD2010-119 pp.119-123 |
| ICD | 2010-12-17 11:20 |
東京 | 東京大学 先端科学技術研究センター | A Charge-Domain Auto- and Cross-Correlation Based IR-UWB Receiver with Power- and Area-efficient PLL for 62.5ps Step Data Synchronization in 65nm CMOS ○Lechang Liu・Takayasu Sakurai・Makoto Takamiya（Univ. of Tokyo） ICD2010-120 |
[more] | ICD2010-120 pp.125-129 |
| ICD | 2010-12-17 13:00 |
東京 | 東京大学 先端科学技術研究センター | ［招待講演］微細MOSデバイスのばらつき ○竹内 潔（ルネサス エレクトロニクス） ICD2010-121 |
[more] | ICD2010-121 pp.131-133 |
| ICD | 2010-12-17 13:50 |
東京 | 東京大学 先端科学技術研究センター | Misleading Energy and Performance Claims in Sub/Near Threshold Digital Systems ○Yu Pu・Xin Zhang・Jim Huang（Univ. of Tokyo）・Atsushi Muramatsu・Masahiro Nomura・Koji Hirairi・Hidehiro Takata・Taro Sakurabayashi・Shinji Miyano（STARC）・Makoto Takamiya・Takayasu Sakurai（Univ. of Tokyo） ICD2010-122 |
Many of us in the field of ultra-low-Vdd processors experien... [more] | ICD2010-122 pp.135-140 |
| ICD | 2010-12-17 14:15 |
東京 | 東京大学 先端科学技術研究センター | 演算器アレイを拡張する細粒度時分割機構 ○岩上拓矢・吉村和浩・森 浩大・中田 尚・中島康彦（奈良先端大） ICD2010-123 |
我々は一般的な機械語命令を演算器アレイに写像して高い効率で実行する線形アレイ型アクセラレータ LAPP を提案している... [more] |
ICD2010-123 pp.141-146 |
| ICD | 2010-12-17 14:50 |
東京 | 東京大学 先端科学技術研究センター | SSD向けエラー訂正手法の比較と符号長の動的最適化手法 ○田中丸周平（東大）・江角 淳・伊東充吉・李 凱（シグリード）・竹内 健（東大） ICD2010-124 |
SSD向けのエラー訂正手法として，リード・ソロモン符号やBCH符号等を訂正能力に応じて比較する．そのうえで，より高信頼性... [more] | ICD2010-124 pp.147-152 |
| ICD | 2010-12-17 15:15 |
東京 | 東京大学 先端科学技術研究センター | 3次元積層型乗算器の回路分割手法に関する研究 ○坂井一仁・多田十兵衛（山形大）・江川隆輔（東北大/JST）・小林広明（東北大）・後藤源助（山形大） ICD2010-125 |
近年，LSIの更なる性能向上の手段として3次元積層技術が注目されている．演算回路を3次元実装する場合，回路をいくつかのサ... [more] | ICD2010-125 pp.153-158 |
| ICD | 2010-12-17 15:40 |
東京 | 東京大学 先端科学技術研究センター | 低エラーのLUTによる打切り乗算器の設計 ○ホアン ヴァン フック・範 公可（電通大） ICD2010-126 |
打切り乗算器を用いることで信号処理システムにおける乗算器の電力及面積を低減することができる。LUTによる打切り方法を用い... [more] | ICD2010-126 pp.159-162 |
| ICD | 2010-12-17 16:15 |
東京 | 東京大学 先端科学技術研究センター | A 1-V Input, 0.2-V to 0.47-V Output Switched-Capacitor DC-DC Converter with Pulse Density and Width Modulation (PDWM) for 57% Ripple Reduction ○Xin Zhang・Yu Pu・Koichi Ishida（Univ. of Tokyo）・Yoshikatsu Ryu・Yasuyuki Okuma（STARC）・Po-Hung Chen（Univ. of Tokyo）・Kazunori Watanabe（STARC）・Takayasu Sakurai・Makoto Takamiya（Univ. of Tokyo） ICD2010-127 |
[more] | ICD2010-127 pp.163-167 |
| ICD | 2010-12-17 16:40 |
東京 | 東京大学 先端科学技術研究センター | 起動回路に向けた基板順バイアス型0.18-V入力チャージポンプ回路 ○陳 柏宏・石田光一・張 信（東大）・大熊康介・劉 良勝（半導体理工学研究センター）・高宮 真・桜井貴康（東大） ICD2010-128 |
本論文では、0.18-V入力基板順バイアス型三段チャージポンプ回路を提案した。本回路はチャージポンプを構成する全てのトラ... [more] | ICD2010-128 pp.169-173 |
[研究会発表申込システムのトップページに戻る]