| 電子情報通信学会 研究会発表申込システム 研究会 開催スケジュール |
技報閲覧サービス [ログイン] 技報アーカイブ |
すべての研究会開催スケジュール (検索条件: すべての年度)
| 研究会 | 発表日時 | 開催地 | タイトル・著者 | 抄録 | 資料番号 | |
| VLD, DC, IPSJ-SLDM, IPSJ-EMB (連催) CPSY, IPSJ-ARC (連催) CPM, ICD, IE (共催) RECONF (併催) [詳細] |
2018-12-06 09:00 |
広島 | サテライトキャンパスひろしま | 演算誤差と回路面積のトレードオフを考慮したStochastic Numberの生成手法 ○坂本雄大・山下 茂（立命館大）  VLD2018-47 DC2018-33 |
Stochastic Computing (SC)はビット列中の1の数を値とした近似演算手法である．SCを用いて関数$f... [more] | VLD2018-47 DC2018-33 pp.65-70 |
| VLD, DC (共催) CPM, ICD, IE (共催) CPSY, RECONF (併催) [詳細] |
2016-11-28 10:30 |
大阪 | 立命館大学大阪いばらきキャンパス | 最小の入力数でStochastic Numberを生成する回路設計手法 ○六車利都子・山下 茂（立命館大） VLD2016-44 DC2016-38 |
Stochastic Computing （以降，SC）は，1 の存在確率を用いて数値を表すStochastic Num... [more] | VLD2016-44 DC2016-38 pp.1-6 |
| QIT (第二種研究会) |
2014-11-17 13:30 |
宮城 | 東北大学 | ［ポスター講演］Mapping Patterns with More Than Two Gates for Quantum Cost Reduction ○Nurul Ain Binti Adnan・Koutarou Hoshi・Shigeru Yamashita（Ritsumeikan University） |
[more] | |
| VLD | 2014-03-04 15:45 |
沖縄 | 沖縄県青年会館 | ［記念講演］Digital Microuidic Biochip向けのネットワークフローベースの最適な試料生成アルゴリズム ディン アイン チュン・○山下 茂（立命館大）・ホー ツン イ（国立成功大） VLD2013-153 |
試料生成とは，入力試薬から目的濃度の液滴を生成するためのフロントエンドプロセスである．このプロ セスは医用生体工学と生... [more] |
VLD2013-153 pp.111-112 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 11:15 |
鹿児島 | 鹿児島県文化センター | Digital Microfluidic Biochip向けの最適な試料生成 ○ディン アイン チュン・山下 茂（立命館大）・ツン イ ホー（国立成功大） VLD2013-64 DC2013-30 |
試料生成とは，入力試薬から目的濃度の液滴を生成するためのフロントエンドプロセスである． このプロセスは医用生体工学と生... [more] |
VLD2013-64 DC2013-30 pp.19-24 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 14:05 |
鹿児島 | 鹿児島県文化センター | PPCに基づく高歩留まり回路の発見的設計手法 ○早苗駿一・原 祐子（奈良先端大）・山下 茂（立命館大）・中島康彦（奈良先端大） VLD2013-65 DC2013-31 |
PPC (Partially-Programmable Circuit)は組み合わせ回路の一部をLUT(Look Up ... [more] | VLD2013-65 DC2013-31 pp.27-32 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2013-11-27 14:30 |
鹿児島 | 鹿児島県文化センター | 二重化よりも面積オーバーヘッドが少ない耐故障化手法 ○松尾惇士・山下 茂（立命館大） VLD2013-66 DC2013-32 |
本論文では，Partially-Programmable Circuits (PPC) を用いた歩留まり向上手法を新たに... [more] | VLD2013-66 DC2013-32 pp.33-37 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2012-11-26 11:20 |
福岡 | 九州大学百年講堂 | Partially-Programmable Circuits with CAMs ○Atsushi Matsuo・Shigeru Yamashita（Ritsumeikan Univ.）・Hiroaki Yoshida（Fujitsu Laboratories of Amerika） VLD2012-64 DC2012-30 |
本論文では回路製造後のECOを実現することが可能な新しいフレームワークを提案する．提案フレームワークでは，本来はLSIs... [more] | VLD2012-64 DC2012-30 pp.31-36 |
| COMP | 2012-04-27 10:35 |
大阪 | 大阪府立大学 | Reconstructing Strings from Substrings with Quantum Queries Richard Cleve（Univ. of Waterloo）・Kazuo Iwama（Kyoto Univ.）・Francois Le Gall（Univ. of Tokyo）・Harumichi Nishimura（Nagoya Univ.）・Seiichiro Tani（NTT）・○Junichi Teruyama（Kyoto Univ.）・Shigeru Yamashita（Ritsumeikan Univ.） COMP2012-2 |
[more] | COMP2012-2 pp.7-14 |
| COMP | 2012-04-27 13:20 |
大阪 | 大阪府立大学 | 写像枝を用いた系列二分決定グラフ ○青木洋士・山下 茂（立命館大）・湊 真一（北大） COMP2012-4 |
二分決定グラフ (Binary Decision Diagram, BDD) は，論理関数を効率良く処理することができる... [more] | COMP2012-4 pp.23-28 |
| QIT (第二種研究会) |
2011-11-21 14:40 |
大阪 | 大阪大学基礎工学研究科国際棟 | ［ポスター講演］トポロジカル量子コンピュータ向けの量子回路の論理レベル最適化 ○山下 茂（立命館大）・Simon Devitt・根本香絵（NII） |
本稿では，トポロジカル量子コンピュータ向けの量子回路の論理レベル最適化問題の定式化を行う．トポロジカル量子コンピュータの... [more] | |
| COMP | 2011-04-22 10:50 |
京都 | 京都大学 | 逆順の系列集合を表すSeqBDDの構築 ○青木洋士・山下 茂（立命館大）・湊 真一（北大） COMP2011-3 |
トライなどの接頭辞の共通部分を同じグラフで表現する系列集合を表すデータ構造において，系列集合に含まれる全ての系列を逆順に... [more] | COMP2011-3 pp.17-23 |
| VLD, DC, IPSJ-SLDM (連催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2009-12-04 10:20 |
高知 | 高知市文化プラザ | Increasing Yield Using Partially-Programmable Circuits ○Shigeru Yamashita（Ritsumeikan Univ.）・Hiroaki Yoshida・Masahiro Fujita（Univ. of Tokyo） VLD2009-59 DC2009-46 |
本論文では，回路の一部をLUT に置き換えたPartially-Programmable Circuits（PPCs）と... [more] | VLD2009-59 DC2009-46 pp.125-130 |
| CPSY, DC (併催) |
2009-08-04 - 2009-08-05 |
宮城 | フォレスト仙台 | An efficient middle-level framework for quantum circuit simulation on multiple simulator platforms ○Antti Vikman・Takashi Nakada（NAIST）・Masaki Nakanishi（Yamagata Univ.）・Shigeru Yamashita（Ritsumeikan Univ.）・Yasuhiko Nakashima（NAIST） CPSY2009-14 |
[more] | CPSY2009-14 pp.25-30 |
| VLD, DC, IPSJ-SLDM (共催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2008-11-17 16:30 |
福岡 | 北九州学術研究都市 | 高信頼セルによる回路の信頼性評価 ○堀田敬一・中田 尚・中西正樹・山下 茂・中島康彦（奈良先端大） VLD2008-75 DC2008-43 |
近年のトランジスタ製造によるプロセス微細化によって，トランジスタの故障率の増加が問題となっている．そこで故障率の増加を抑... [more] | VLD2008-75 DC2008-43 pp.91-96 |
| VLD, DC, IPSJ-SLDM (共催) ICD, CPM (共催) CPSY, RECONF (併催) [詳細] |
2008-11-17 16:15 |
福岡 | 北九州学術研究都市 | FPGAのスイッチマトリクスを対象とするソフトエラー対策 ○洪 勇基・中西正樹・山下 茂・中島康彦（奈良先端大） RECONF2008-45 |
近年，プロセス微細化によりソフトエラーの問題がさらに深刻化するといわれている．特にSRAMにおいてソフトエラーの問題は深... [more] | RECONF2008-45 pp.39-44 |
| DC, CPSY, IPSJ-SLDM, IPSJ-EMB (共催) |
2008-03-28 13:50 |
鹿児島 | 屋久島 離島総合開発センター | 少品種高信頼セルによる演算器の提案と評価 ○鈴木一範・中田 尚・中西正樹・山下 茂・中島康彦（奈良先端大） DC2007-112 CPSY2007-108 |
近年のトランジスタ製造プロセスの微細化によって，トランジスタの故障率の増加が無視できない問題となっている．故障率の増加を... [more] | DC2007-112 CPSY2007-108 pp.167-172 |
| VLD, DC, IPSJ-SLDM (共催) CPSY, RECONF, IPSJ-ARC (併催) [詳細] |
2007-11-22 09:00 |
福岡 | 北九州国際会議場 | SRAMベースFPGAにおける耐ソフトエラーLUT構成法 ○里山宏平・中田 尚・中西正樹・山下 茂・中島康彦（奈良先端大） RECONF2007-43 |
近年，プロセス微細化によりソフトエラーの問題がさらに深刻化するといわれている．特にSRAMにおいてソフトエラーの問題は深... [more] | RECONF2007-43 pp.1-6 |
| VLD, DC, IPSJ-SLDM (共催) RECONF, CPSY, IPSJ-ARC (併催) [詳細] |
2006-11-28 10:55 |
福岡 | 北九州国際会議場 | Decision Diagram Data Structure to Represent Quantum Circuit ○Shigeru Yamashita（NAIST）・D. Michael Miller（Univ. of Victoria） |
[more] | VLD2006-58 DC2006-45 pp.41-46 |
| COMP | 2006-05-24 14:10 |
福岡 | 九州工業大学 | (4,1)-Quantum Random Access Coding Does Not Exist Masahito Hayashi（JST）・Kazuo Iwama（Kyoto Univ.）・○Harumichi Nishimura（Osaka Prefecture Univ.）・Rudy Raymond（Kyoto Univ.）・Shigeru Yamashita（NAIST） |
An (n,1,p)-Quantum Random Access (QRA) coding, introduced by... [more] | COMP2006-14 pp.33-38 |
[研究会発表申込システムのトップページに戻る]