電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ)
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


VLSI設計技術研究会(VLD) [schedule] [select]
専門委員長 池田 誠 (東大)
副委員長 澁谷 利行 (富士通研)
幹事 中武 繁寿 (北九州市大), 峯岸 孝行 (三菱電機)

日時 2014年 3月 3日(月) 13:00 - 16:50
2014年 3月 4日(火) 09:15 - 17:00
2014年 3月 5日(水) 10:00 - 16:35
議題 システムオンシリコンを支える設計技術 
会場名 沖縄県青年会館 
住所 〒900-0033 沖縄県那覇市久米2-15-23
交通案内 交通アクセス(空港より) ◆バス 那覇バスターミナル下車(料金220円)徒歩10分。 ◆モノレール 旭橋駅下車(料金230円)徒歩5分 ◆タクシー 約10分ほどで着きます。(料金約1000円)
http://www.okiseikan.or.jp/new/news.php
会場世話人
連絡先
琉球大学工学部 島袋勝彦

3月3日(月) 午後  解析手法(1)
座長: 史 又華 (早大)
13:00 - 14:15
(1) 13:00-13:25 非均質なリングオシレータを用いたランダムテレグラフノイズの特性解析 西村彰平松本高士京大)・小林和淑京都工繊大)・小野寺秀俊京大
(2) 13:25-13:50 CMOSトランジスタのランダム・テレグラフ・ノイズが組合せ回路遅延に及ぼす影響 松本高士京大)・小林和淑京都工繊大)・小野寺秀俊京大
(3) 13:50-14:15 等角メッシュモデルとブロック型Leapfrog法を用いた多層電源分配回路網の高速シミュレーション 關根惟敏浅井秀樹静岡大
  14:15-14:30 休憩 ( 15分 )
3月3日(月) 午後  解析手法(2)
座長: 金子 峰雄 (北陸先端大)
14:30 - 15:20
(4) 14:30-14:55 小型液晶ディスプレイ駆動回路用nMOSダイナミックシフトレジスタとその評価 比嘉晋士栗田知拓築山修治中大
(5) 14:55-15:20 直列接続された組電池の統計的寿命解析手法について 佐々木大介築山修治松永真理子中大)・高橋真吾NEC
  15:20-15:35 休憩 ( 15分 )
3月3日(月) 午後  セキュア設計
座長: 高橋 篤司 (東工大)
15:35 - 16:50
(6) 15:35-16:00 スキャンチェイン長に依存しないLED暗号に対するスキャンベース攻撃 藤代美佳柳澤政生戸川 望早大
(7) 16:00-16:25 故障解析に耐性を持つラッチを利用したAES暗号回路 史 又華谷口寛彰戸川 望柳澤政生早大
(8) 16:25-16:50 改良ランダムオーダースキャンによるセキュアスキャン設計とその評価 大屋 優跡部悠太史 又華柳澤政生戸川 望早大
3月4日(火) 午前  最適化
座長: 小平 行秀 (会津大)
09:15 - 10:30
(9) 09:15-09:40 集合対間配線に対する配線長差削減アルゴリズムの改良 山本祐作高橋篤司東工大
(10) 09:40-10:05 Simulated Annealing法探索に適した解空間の構成法に関する研究 手塚 寛・○藤吉邦洋東京農工大
(11) 10:05-10:30 分子生物学におけるモチーフ抽出問題に対する並列タブー探索法とGPU実装 谷原勇樹稲木雅人永山 忍若林真一広島市大
  10:30-10:45 休憩 ( 15分 )
3月4日(火) 午前  応用設計
座長: 峯岸 孝行 (三菱電機)
10:45 - 12:00
(12) 10:45-11:10 レート歪み最適化による量子化プロセスの高速化手法とその評価 森口元気澤野 肇神戸尚志近畿大)・藤田 玄阪電通大
(13) 11:10-11:35 高位合成による動き検出技術のハードウェア化の一検討 永井翔太神戸尚志近畿大)・藤田 玄阪電通大
(14) 11:35-12:00 相関を持つストカスティック数の演算精度に与える影響に関する考察 石井章太砂盛大貴市原英行岩垣 剛井上智生広島市大
  12:00-13:20 昼食 ( 80分 )
3月4日(火) 午後  招待講演
座長: 池田 誠 (東大)
13:20 - 13:45
(15) 13:20-13:45 [招待講演]Advanced Model-Based Hotspot Fix Flow for Layout Optimization with Genetic Algorithm Shuhei SotaToshiba Microelectronics)・Taiga UnoMasanari KajiwaraChikaaki KodamaToshiba)・Hirotaka IchikawaToshiba Microelectronics)・Ryota AburadaToshiya KotaniToshiba)・Kei NakagawaTamaki SaitoToshiba Microelectronics
  13:45-13:50 休憩 ( 5分 )
3月4日(火) 午後  リソグラフィ
座長: 中武 繁寿 (北九州市大)
13:50 - 15:30
(16) 13:50-14:15 ダブルパターニングにおけるリソグラフィECOのためのパターン局所修正法 宮辺祐太郎高橋篤司松井知己東工大)・小平行秀会津大)・横山陽子東芝
(17) 14:15-14:40 側壁ダブルパターニングのための修正2色グリッド配線法 井原岳志高橋篤司東工大)・児玉親亮東芝
(18) 14:40-15:05 超微細化を実現する側壁ダブル・クアドラプルパターニングのための3色グリッド配線手法 児玉親亮東芝)・市川裕隆東芝マイクロエレクトロニクス)・中嶌史晴中山幸一野嶋茂樹小谷敏也東芝
(19) 15:05-15:30 クラスタリングによる高速なリソグラフィ照明形状最適化 多和田雅師柳澤政生戸川 望早大)・橋本隆希坂主圭史野嶋茂樹小谷敏也東芝
  15:30-15:45 休憩 ( 15分 )
3月4日(火) 午後  VLD Excellent Student Award 記念講演
座長: 永山 忍 (広島市大)
15:45 - 17:00
(20) 15:45-16:10 [記念講演]Digital Microuidic Biochip向けのネットワークフローベースの最適な試料生成アルゴリズム ディン アイン チュン・○山下 茂立命館大)・ホー ツン イ国立成功大
(21) 16:10-16:35 [記念講演]Co-simulation Framework for Streamlining Microprocessor Development on Standard ASIC Design Flow Tomoyuki NakabayashiTomoyuki SugiyamaTakahiro SasakiMie Univ.)・Eric RotenbergNCSU)・Toshio KondoMie Univ.
(22) 16:35-17:00 [記念講演]HIE-Block Latency Insertion Method for Fast Transient Simulation of Nonuniform Multiconductor Transmission Lines 高崎貴大關根惟敏浅井秀樹静岡大
3月5日(水) 午前  ディペンダブル
座長: 山下 茂 (立命館大)
10:00 - 11:40
(23) 10:00-10:25 積極的資源共有による高面積効率耐ソフトエラーデータパス回路の設計 呉 政訓金子峰雄北陸先端大
(24) 10:25-10:50 寄生バイポーラ効果を考慮した多ビットソフトエラーの評価 古田 潤京大)・小林和淑京都工繊大)・小野寺秀俊京大
(25) 10:50-11:15 Analysis of Radiation-Induced Errors in PLL based on Behavioral Modeling SinNyoung KimKyoto Univ.)・Tomohiro FujitaRitsumeikan Univ.)・Akira TsuchiyaHidetoshi OnoderaKyoto Univ.
(26) 11:15-11:40 多段積層メモリチップ間誘導結合インタフェース 齊藤美都子黒田忠広慶大
  11:40-13:00 昼食 ( 80分 )
3月5日(水) 午後  低電圧化技術
座長: 澁谷 利行 (富士通研)
13:00 - 14:40
(27) 13:00-13:25 SOTBでのDVSに向けた温度モニタ回路の検討 和田達矢宇佐美公良芝浦工大
(28) 13:25-13:50 サブスレッショルド回路における遅延・エネルギーの温度依存性に関する実験および考察 櫛田浩樹史 又華戸川 望早大)・宇佐美公良芝浦工大)・柳澤政生早大
(29) 13:50-14:15 薄膜BOX-SOIにおける動的なマルチVth技術に関する設計手法 三枝樹規宇佐美公良芝浦工大
(30) 14:15-14:40 極低電圧集積回路のための基板バイアス・タイミングスキュー同時調整 久保辰徳金子峰雄北陸先端大
  14:40-14:55 休憩 ( 15分 )
3月5日(水) 午後  上流設計
座長: 岩垣 剛 (広島市大)
14:55 - 16:35
(31) 14:55-15:20 同期・非同期混合回路方式とその設計手法 加藤孝太郎金子峰雄北陸先端大
(32) 15:20-15:45 再利用のためのRTLからの関数コード生成手法 立岡真人青木利晃金子峰雄北陸先端大
(33) 15:45-16:10 VerilogHDLによるハードウェア設計への記号モデル検査の適用事例 横川智教東山大地岡山県立大)・近藤真史川崎医療福祉大)・佐藤洋一郎有本和民岡山県立大
(34) 16:10-16:35 マルチドメインクロックスキュースケジューリングを用いたFPGAへの一般同期回路の実装 増井達哉小平行秀会津大

講演時間
一般講演発表 20 分 + 質疑応答 5 分

問合先と今後の予定
VLD VLSI設計技術研究会(VLD)   [今後の予定はこちら]
問合先 中武繁寿(北九州市大)
E-: k-u 
お知らせ ◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/


Last modified: 2014-02-28 10:00:25


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 

[研究会資料(技術研究報告)の当日価格一覧] ※ 開催2週間前頃に掲載されます
 
[研究会発表・参加方法,FAQ] ※ ご一読ください
 
[研究会資料インデックス(vol. no.ごとの目次)]
 

[VLD研究会のスケジュールに戻る]   /  
 
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会