研究会開催プログラム

電子情報通信学会研究会発表申込システム
研究会開催プログラム

[ログイン]
(トライアル実施中)
通信ソサイエティのみ

トップ

戻る

前のVLD研究会 / 次のVLD研究会

[HTML] / [HTML(simple)] / [TEXT]

[Japanese] / [English]

１日目のセッション終了後に懇親会を開催いたします．

場所：パシフィックホテル 2階宴会場「エフカイ」
参加費：一般6,000円、学生3,000円を予定
ふるってご参加ください．

VLSI設計技術研究会（VLD）

[schedule] [select]

専門委員長		若林一敏 (NEC)
副委員長		高橋篤司 (東工大)
幹事		河野一郎 (ルネサステクノロジ)，戸川望 (早大)

日時	2009年 3月11日(水)　10:30 - 17:55 2009年 3月12日(木)　09:15 - 17:55 2009年 3月13日(金)　09:15 - 16:05
議題	システムオンシリコンを支える設計技術
会場名	沖縄県男女共同参画センター「てぃるる」
住所	〒900-0036 沖縄県那覇市西3丁目11番1号
交通案内	那覇空港から沖縄都市モノレールで旭橋駅下車、車で約10分 http://www.tiruru.or.jp/access/access.html

3月11日(水) 午前コンパイラ座長: 河野一郎（ルネサス） 10:30 - 11:45
(1)	10:30-10:55	VLIW型DSP SPXK5の条件実行を考慮した最適コードスケジューリング	○山本哲也・石浦菜岐佐（関西学院大）・久村孝寛・池川将夫（NEC）・今井正治（阪大）
(2)	10:55-11:20	算術式の最適化を対象としたCコンパイラのランダムテスト	○粟津裕亘・石浦菜岐佐（関西学院大）
(3)	11:20-11:45	組込みシステムのタスク内DVFSのための実行トレースマイニング	○立松知紘・横山哲郎・菊地武彦・冨山宏之・高田広章（名大）
	11:45-13:00	昼食　（ 75分）
3月11日(水) 午後招待講演座長: 高橋篤司（東工大） 13:00 - 13:50
(4)	13:00-13:50	［招待講演］自動車制御システムのモデルベース開発　～コントローラのモデル化技術～	○勝　康夫・於保　茂（日立）
	13:50-14:00	休憩　（ 10分）
3月11日(水) 午後高位・論理合成座長: 石浦菜岐佐（関学大） 14:00 - 15:40
(5)	14:00-14:25	Adjustable Safe Clocking and Relevant Register Assignment in Datapath Synthesis	○Keisuke Inoue・Mineo Kaneko・Tsuyoshi Iwagaki（JAIST）
(6)	14:25-14:50	イニシエーション・インターバルとアロケーションの制約下における総面積最小を目的としたパイプライン・スケジューリング手法	○小玉　翔・松永裕介（九大）
(7)	14:50-15:15	冗長化アルゴリズムからの耐故障データパス自動合成	○坪石　優・金子峰雄（北陸先端大）
(8)	15:15-15:40	不完全定義インデックス生成関数の変数最小化について	○中村高明・笹尾　勤・松浦宗寛（九工大）
	15:40-15:50	休憩　（ 10分）
3月11日(水) 午後レイアウト座長: 岩垣剛（北陸先端大） 15:50 - 17:55
(9)	15:50-16:15	EDAツールを用いた低コスト一般同期クロックツリー合成手法	○橋本浩良・小平行秀・高橋篤司（東工大）
(10)	16:15-16:40	クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法	○谷　修平・小平行秀・高橋篤司（東工大）
(11)	16:40-17:05	障害物を含む配線領域における並走配線最長化手法	○末廣　傑・小平行秀・高橋篤司（東工大）
(12)	17:05-17:30	最小総変位配置実現問題における高速最適化手法	○河野祐貴・高島康裕（北九州市大）・高橋篤司（東工大）
(13)	17:30-17:55	パスディレイテストにおける部分パスの遅延量推定手法	○志岐卓信・高島康裕（北九州市大）・中村祐一（NEC）
3月12日(木) 午前暗号処理回路座長: 戸川望（早大） 09:15 - 10:55
(14)	09:15-09:40	ビアプログラマブルデバイスVPEXのチップ評価とDES暗号回路実装の検討	○川原崎正英・西本智広・國生雄一・北村一真・山田翔太（立命館大）・吉川雅弥（名城大）・藤野　毅（立命館大）
(15)	09:40-10:05	Domino-RSL方式を用いたDES暗号回路実装と電力差分解析(DPA)攻撃に対する耐性の検証	○小島憲司・奥山一樹・牧野友輝・藤野　毅（立命館大）
(16)	10:05-10:30	FPGA実装された暗号回路に対するビット値に着目した電力差分解析(DPA)実験	○奥山一樹・小島憲司・牧野友輝・藤野　毅（立命館大）
(17)	10:30-10:55	チップ内プログラマブル配線向け形式的検証手法	○田川貴聡・吉田浩章・藤田昌宏（東大）
	10:55-11:05	休憩　（ 10分）
3月12日(木) 午前通信処理回路座長: 藤野毅（立命館大） 11:05 - 11:55
(18)	11:05-11:30	不一致判定回路を用いた高速パケットフィルタ回路	○三浦直樹・重松智志・羽田野孝裕（NTT）・赤峰悠介（九大）・中西　衛・浦野正美（NTT）
(19)	11:30-11:55	マルチレートのLDPC符号化器に適用したメモリ削減方法	○唐　文明・魏　湘輝・後藤　敏（早大）
	11:55-13:00	昼食　（ 65分）
3月12日(木) 午後ネットワークオンチップⅠ 座長: 横川智教（岡山県立大） 13:00 - 14:40
(20)	13:00-13:25	並列ブランチング・プログラム・マシンを用いた順序回路の模擬について	○中原啓貴・笹尾　勤・松浦宗寛（九工大）・川村嘉郁（ルネサステクノロジ）
(21)	13:25-13:50	マルチコアSoC用形状適応型ネットワークオンチップの提案	○廉田　浩（九大）・若谷彰良（甲南大）
(22)	13:50-14:15	固定型ルーティングを実装したNoCの通信エネルギーを低減するハードマクロ配置手法	○打越　寛（豊橋技科大）・杉原　真（豊橋技科大/JST）
(23)	14:15-14:40	リンク長及びレイテンシ制約下でのネットワークオンチップのトポロジ自動生成	○谷田英生（東大）・吉田浩章（東大/JST）・松本剛史（東大）・藤田昌宏（東大/JST）
	14:40-14:50	休憩　（ 10分）
3月12日(木) 午後ネットワークオンチップⅡ 座長: 松本剛史（東大） 14:50 - 16:30
(24)	14:50-15:15	リングセグメント型Globally Asynchronous Locally Synchronous Systemの構成法	○近藤真史・佐藤洋一郎（岡山県立大）・田代和幸（富士通テン）・横川智教・早瀬道芳（岡山県立大）
(25)	15:15-15:40	モデル検査ツールUPPAALを用いたGALSシステムの形式的検証	○桐田和明・横川智教・宮崎　仁・佐藤洋一郎・早瀬道芳（岡山県立大）
(26)	15:40-16:05	連携処理を考慮したネットワークプロセッサへの処理割り当て手法	○齊藤啓太・戸川　望・柳澤政生・大附辰夫（早大）
(27)	16:05-16:30	Odd-Even Turn Modelを対象としたNoCの負荷分散による遅延時間削減手法	○脇田慎吾・戸川　望・柳澤政生・大附辰夫（早大）
	16:30-16:40	休憩　（ 10分）
3月12日(木) 午後画像処理回路座長: 河野一郎（ルネサス） 16:40 - 17:55
(28)	16:40-17:05	H.264/AVCにおけるデブロッキングフィルタの低消費電力化実装手法	○林　良典・秋田朋洋・宋　天・島本　隆（徳島大）
(29)	17:05-17:30	H.264/AVCにおけるAll-Zeroブロック検出および生成ビット数を予測可能なDCT・量子化アーキテクチャ	○國安大樹・岸田智幸・宋　天・島本　隆（徳島大）
(30)	17:30-17:55	非同期式$\pm2^k$グレイコード演算器の設計	○松山晋也・久門尚史（京大）
3月13日(金) 午前低消費電力設計Ⅰ 座長: 河野一郎（ルネサス） 09:15 - 10:30
(31)	09:15-09:40	RTL電力ライブラリ構築の一手法	河合真登・○川内裕文・森川敏雄・大槻正明・福井正博（立命館大）
(32)	09:40-10:05	実動作に近い電池充放電シミュレータの開発	岩越さやか・○小島圭太・戸井和憲・福井正博（立命館大）
(33)	10:05-10:30	GPUを用いた超並列電源シミュレータの一検討	○菅野尚子・西澤真一・橋詰大毅・福井正博（立命館大）
	10:30-10:40	休憩　（ 10分）
3月13日(金) 午前低消費電力設計Ⅱ 座長: 福井正博（立命館大） 10:40 - 11:55
(34)	10:40-11:05	レイアウトを考慮した基板バイアスクラスタリング手法	○濱本浩一（阪大）・橋本昌宜・密山幸男・尾上孝雄（阪大/JST）
(35)	11:05-11:30	サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証	○更田裕司・橋本昌宜・密山幸男・尾上孝雄（阪大/JST）
(36)	11:30-11:55	電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法	○榎並孝司・橋本昌宜（阪大）・佐藤高史（東工大）
	11:55-13:00	昼食　（ 65分）
3月13日(金) 午後低消費電力回路Ⅰ 座長: 戸川望（早大） 13:00 - 14:40
(37)	13:00-13:25	ランタイムパワーゲーティングを適用した低電力乗算器の設計試作及び実測による性能評価	○中田光貴・白井利明（芝浦工大）・武田清大（東大）・宇佐美公良（芝浦工大）
(38)	13:25-13:50	オンチップ・リークモニタの65nmプロセスでの実装設計と評価	○小山　慧・宇佐美公良（芝浦工大）
(39)	13:50-14:15	nMOSレベルシフタ回路の性能比較	○大津　誠・築山修治（中大）・白川　功（兵庫県立大）・西　修司・永井知幸・久保田　靖（シャープ）
(40)	14:15-14:40	統計的設計のための2つの指標の評価	○吉田裕樹・高橋真吾・築山修治（中大）
	14:40-14:50	休憩　（ 10分）
3月13日(金) 午後低消費電力回路Ⅱ 座長: 宇佐美公良（芝浦工大） 14:50 - 16:05
(41)	14:50-15:15	サブスレッショルド領域で動作するDTMOS動作方式を用いた低電力システムLSIの検討	○鶴窪　淳・渡辺重佳（湘南工科大）
(42)	15:15-15:40	各種3次元トランジスタを用いたシステムLSIのパターン面積縮小法	○廣島　佑・渡辺重佳（湘南工科大）
(43)	15:40-16:05	スケジューリングアルゴリズムを用いたシステムLSIにおける消費電力の低電力化についての検討	○佐藤賢和・渡辺重佳（湘南工科大）

問合先と今後の予定
VLD	VLSI設計技術研究会（VLD） [今後の予定はこちら]
	問合先	河野一郎 (ルネサステクノロジ) E-: his TEL: 042-312-5873
	お知らせ	◎VLD研究会ホームページもご覧下さい． http://www.ieice.org/~vld/