電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ)
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 

1日目のセッション終了後に懇親会を開催いたします.

場所: パシフィックホテル 2階 宴会場「エフカイ」
参加費:一般6,000円、学生3,000円を予定
ふるってご参加ください.




VLSI設計技術研究会(VLD) [schedule] [select]
専門委員長 若林 一敏 (NEC)
副委員長 高橋 篤司 (東工大)
幹事 河野 一郎 (ルネサステクノロジ), 戸川 望 (早大)

日時 2009年 3月11日(水) 10:30 - 17:55
2009年 3月12日(木) 09:15 - 17:55
2009年 3月13日(金) 09:15 - 16:05
議題 システムオンシリコンを支える設計技術 
会場名 沖縄県男女共同参画センター「てぃるる」 
住所 〒900-0036 沖縄県那覇市西3丁目11番1号
交通案内 那覇空港から沖縄都市モノレールで旭橋駅下車、車で約10分
http://www.tiruru.or.jp/access/access.html

3月11日(水) 午前  コンパイラ
座長: 河野 一郎(ルネサス)
10:30 - 11:45
(1) 10:30-10:55 VLIW型DSP SPXK5の条件実行を考慮した最適コードスケジューリング 山本哲也石浦菜岐佐関西学院大)・久村孝寛池川将夫NEC)・今井正治阪大
(2) 10:55-11:20 算術式の最適化を対象としたCコンパイラのランダムテスト 粟津裕亘石浦菜岐佐関西学院大
(3) 11:20-11:45 組込みシステムのタスク内DVFSのための実行トレースマイニング 立松知紘横山哲郎菊地武彦冨山宏之高田広章名大
  11:45-13:00 昼食 ( 75分 )
3月11日(水) 午後  招待講演
座長: 高橋 篤司(東工大)
13:00 - 13:50
(4) 13:00-13:50 [招待講演]自動車制御システムのモデルベース開発 ~ コントローラのモデル化技術 ~ 勝 康夫於保 茂日立
  13:50-14:00 休憩 ( 10分 )
3月11日(水) 午後  高位・論理合成
座長: 石浦 菜岐佐(関学大)
14:00 - 15:40
(5) 14:00-14:25 Adjustable Safe Clocking and Relevant Register Assignment in Datapath Synthesis Keisuke InoueMineo KanekoTsuyoshi IwagakiJAIST
(6) 14:25-14:50 イニシエーション・インターバルとアロケーションの制約下における総面積最小を目的としたパイプライン・スケジューリング手法 小玉 翔松永裕介九大
(7) 14:50-15:15 冗長化アルゴリズムからの耐故障データパス自動合成 坪石 優金子峰雄北陸先端大
(8) 15:15-15:40 不完全定義インデックス生成関数の変数最小化について 中村高明笹尾 勤松浦宗寛九工大
  15:40-15:50 休憩 ( 10分 )
3月11日(水) 午後  レイアウト
座長: 岩垣 剛(北陸先端大)
15:50 - 17:55
(9) 15:50-16:15 EDAツールを用いた低コスト一般同期クロックツリー合成手法 橋本浩良小平行秀高橋篤司東工大
(10) 16:15-16:40 クロック周期短縮のための挿入遅延量を抑えた回路への遅延挿入法 谷 修平小平行秀高橋篤司東工大
(11) 16:40-17:05 障害物を含む配線領域における並走配線最長化手法 末廣 傑小平行秀高橋篤司東工大
(12) 17:05-17:30 最小総変位配置実現問題における高速最適化手法 河野祐貴高島康裕北九州市大)・高橋篤司東工大
(13) 17:30-17:55 パスディレイテストにおける部分パスの遅延量推定手法 志岐卓信高島康裕北九州市大)・中村祐一NEC
3月12日(木) 午前  暗号処理回路
座長: 戸川 望(早大)
09:15 - 10:55
(14) 09:15-09:40 ビアプログラマブルデバイスVPEXのチップ評価とDES暗号回路実装の検討 川原崎正英西本智広國生雄一北村一真山田翔太立命館大)・吉川雅弥名城大)・藤野 毅立命館大
(15) 09:40-10:05 Domino-RSL方式を用いたDES暗号回路実装と電力差分解析(DPA)攻撃に対する耐性の検証 小島憲司奥山一樹牧野友輝藤野 毅立命館大
(16) 10:05-10:30 FPGA実装された暗号回路に対するビット値に着目した電力差分解析(DPA)実験 奥山一樹小島憲司牧野友輝藤野 毅立命館大
(17) 10:30-10:55 チップ内プログラマブル配線向け形式的検証手法 田川貴聡吉田浩章藤田昌宏東大
  10:55-11:05 休憩 ( 10分 )
3月12日(木) 午前  通信処理回路
座長: 藤野 毅(立命館大)
11:05 - 11:55
(18) 11:05-11:30 不一致判定回路を用いた高速パケットフィルタ回路 三浦直樹重松智志羽田野孝裕NTT)・赤峰悠介九大)・中西 衛浦野正美NTT
(19) 11:30-11:55 マルチレートのLDPC符号化器に適用したメモリ削減方法 唐 文明魏 湘輝後藤 敏早大
  11:55-13:00 昼食 ( 65分 )
3月12日(木) 午後  ネットワークオンチップ?
座長: 横川 智教(岡山県立大)
13:00 - 14:40
(20) 13:00-13:25 並列ブランチング・プログラム・マシンを用いた順序回路の模擬について 中原啓貴笹尾 勤松浦宗寛九工大)・川村嘉郁ルネサステクノロジ
(21) 13:25-13:50 マルチコアSoC用形状適応型ネットワークオンチップの提案 廉田 浩九大)・若谷彰良甲南大
(22) 13:50-14:15 固定型ルーティングを実装したNoCの通信エネルギーを低減するハードマクロ配置手法 打越 寛豊橋技科大)・杉原 真豊橋技科大/JST
(23) 14:15-14:40 リンク長及びレイテンシ制約下でのネットワークオンチップのトポロジ自動生成 谷田英生東大)・吉田浩章東大/JST)・松本剛史東大)・藤田昌宏東大/JST
  14:40-14:50 休憩 ( 10分 )
3月12日(木) 午後  ネットワークオンチップ?
座長: 松本 剛史(東大)
14:50 - 16:30
(24) 14:50-15:15 リングセグメント型Globally Asynchronous Locally Synchronous Systemの構成法 近藤真史佐藤洋一郎岡山県立大)・田代和幸富士通テン)・横川智教早瀬道芳岡山県立大
(25) 15:15-15:40 モデル検査ツールUPPAALを用いたGALSシステムの形式的検証 桐田和明横川智教宮崎 仁佐藤洋一郎早瀬道芳岡山県立大
(26) 15:40-16:05 連携処理を考慮したネットワークプロセッサへの処理割り当て手法 齊藤啓太戸川 望柳澤政生大附辰夫早大
(27) 16:05-16:30 Odd-Even Turn Modelを対象としたNoCの負荷分散による遅延時間削減手法 脇田慎吾戸川 望柳澤政生大附辰夫早大
  16:30-16:40 休憩 ( 10分 )
3月12日(木) 午後  画像処理回路
座長: 河野 一郎(ルネサス)
16:40 - 17:55
(28) 16:40-17:05 H.264/AVCにおけるデブロッキングフィルタの低消費電力化実装手法 林 良典秋田朋洋宋 天島本 隆徳島大
(29) 17:05-17:30 H.264/AVCにおけるAll-Zeroブロック検出および生成ビット数を予測可能なDCT・量子化アーキテクチャ 國安大樹岸田智幸宋 天島本 隆徳島大
(30) 17:30-17:55 非同期式$\pm2^k$グレイコード演算器の設計 松山晋也久門尚史京大
3月13日(金) 午前  低消費電力設計?
座長: 河野 一郎(ルネサス)
09:15 - 10:30
(31) 09:15-09:40 RTL電力ライブラリ構築の一手法 河合真登・○川内裕文森川敏雄大槻正明福井正博立命館大
(32) 09:40-10:05 実動作に近い電池充放電シミュレータの開発 岩越さやか・○小島圭太戸井和憲福井正博立命館大
(33) 10:05-10:30 GPUを用いた超並列電源シミュレータの一検討 菅野尚子西澤真一橋詰大毅福井正博立命館大
  10:30-10:40 休憩 ( 10分 )
3月13日(金) 午前  低消費電力設計?
座長: 福井 正博(立命館大)
10:40 - 11:55
(34) 10:40-11:05 レイアウトを考慮した基板バイアスクラスタリング手法 濱本浩一阪大)・橋本昌宜密山幸男尾上孝雄阪大/JST
(35) 11:05-11:30 サブスレッショルド回路における基板バイアスを考慮したトランジスタのばらつきモデリングとリングオシレータを用いた検証 更田裕司橋本昌宜密山幸男尾上孝雄阪大/JST
(36) 11:30-11:55 電源ノイズ考慮統計的タイミング解析を用いたデカップリング容量割当手法 榎並孝司橋本昌宜阪大)・佐藤高史東工大
  11:55-13:00 昼食 ( 65分 )
3月13日(金) 午後  低消費電力回路?
座長: 戸川 望(早大)
13:00 - 14:40
(37) 13:00-13:25 ランタイムパワーゲーティングを適用した低電力乗算器の設計試作及び実測による性能評価 中田光貴白井利明芝浦工大)・武田清大東大)・宇佐美公良芝浦工大
(38) 13:25-13:50 オンチップ・リークモニタの65nmプロセスでの実装設計と評価 小山 慧宇佐美公良芝浦工大
(39) 13:50-14:15 nMOSレベルシフタ回路の性能比較 大津 誠築山修治中大)・白川 功兵庫県立大)・西 修司永井知幸久保田 靖シャープ
(40) 14:15-14:40 統計的設計のための2つの指標の評価 吉田裕樹高橋真吾築山修治中大
  14:40-14:50 休憩 ( 10分 )
3月13日(金) 午後  低消費電力回路?
座長: 宇佐美 公良(芝浦工大)
14:50 - 16:05
(41) 14:50-15:15 サブスレッショルド領域で動作するDTMOS動作方式を用いた低電力システムLSIの検討 鶴窪 淳渡辺重佳湘南工科大
(42) 15:15-15:40 各種3次元トランジスタを用いたシステムLSIのパターン面積縮小法 廣島 佑渡辺重佳湘南工科大
(43) 15:40-16:05 スケジューリングアルゴリズムを用いたシステムLSIにおける消費電力の低電力化についての検討 佐藤賢和渡辺重佳湘南工科大

問合先と今後の予定
VLD VLSI設計技術研究会(VLD)   [今後の予定はこちら]
問合先 河野 一郎 (ルネサステクノロジ)
E-: his
TEL: 042-312-5873 
お知らせ ◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/


Last modified: 2009-02-18 17:26:08


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 

[研究会資料(技術研究報告)の当日価格一覧] ※ 開催2週間前頃に掲載されます
 
[研究会発表・参加方法,FAQ] ※ ご一読ください
 
[研究会資料インデックス(vol. no.ごとの目次)]
 

[VLD研究会のスケジュールに戻る]   /  
 
 トップ  戻る   前のVLD研究会 / 次のVLD研究会 [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会