電子情報通信学会 研究会発表申込システム
研究会 開催プログラム
技報閲覧サービス
技報オンライン
‥‥ (ESS/通ソ/エレソ/ISS)
技報アーカイブ
‥‥ (エレソ/通ソ)
 トップ  戻る   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


VLSI設計技術研究会(VLD) [schedule] [select]
専門委員長 越智 裕之 (立命館大)
副委員長 峯岸 孝行 (三菱電機)
幹事 永山 忍 (広島市大), 新田 高庸 (NTTデバイスイノベーションセンタ)

日時 2018年 2月28日(水) 09:30 - 18:10
2018年 3月 1日(木) 09:00 - 17:15
2018年 3月 2日(金) 09:00 - 15:20
議題 システムオンシリコンを支える設計技術 
会場名 沖縄県青年会館 
住所 〒900-0033 沖縄県那覇市久米2-15-23
交通案内 モノレール 旭橋駅下車(料金230円)徒歩5分
http://www.okiseikan.or.jp/user.php?CMD=1154016000000
会場世話人
連絡先
琉球大学 工学部 電気電子工学科 島袋勝彦
他の共催 ◆IEEE CEDA All Japan Joint Chapter 協賛
お知らせ ◎懇親会:
日時:3月1日(木) 18:30~21:30
会場:抱瓶 久茂地店*
https://r.gnavi.co.jp/f374400/
会費(予定):一般:4,000円,学生:3,000円
申込み先:vld-201803-party
参加申込み期限:2月21日(水)
◎* 古民家の2階を貸し切りにしました。
お店情報:
「赤瓦屋根の沖縄古民家を改装した趣のある居酒屋で自慢の料理(沖縄料理や創作料理、琉球王朝時代の宮廷料理)とお酒を堪能」

2月28日(水) 午前  FPGA実装
座長: 島袋 勝彦(琉球大)
09:30 - 10:45
(1)
VLD
09:30-09:55 FPGA実装によるRBF近似関数の高速計算について 増田祥吾永山 忍稲木雅人若林真一広島市大
(2)
VLD
09:55-10:20 ランダムフォレストに基づく書き換え可能なネットワーク侵入検知ハードウェアのメモリ量削減について 薛 斌斌永山 忍稲木雅人若林真一広島市大
(3)
VLD
10:20-10:45 高次元データに対するLSH法を用いたk近傍探索ハードウェア 荒井悠人若林真一永山 忍稲木雅人広島市大
  10:45-11:00 休憩 ( 15分 )
2月28日(水) 午前  SAT応用
座長: 瀬戸 謙修(東京都市大)
11:00 - 12:15
(4)
VLD
11:00-11:25 制約充足問題を利用した多端子ネットに対する高速配線手法 山口沙樹高島康裕北九州市大
(5)
VLD
11:25-11:50 Amoeba-inspired SAT Solvers on FPGA through High Level Synthesis Hoang Ngoc Anh NguyenTokyo Tech)・Masashi AonoKeio Univ.)・Yuko Hara-AzumiTokyo Tech
(6)
VLD
11:50-12:15 Systematic Analysis Framework of Variables Significance towards Approximate Computing Sara Ayman MetwalliYuko Hara-AzumiTokyo Tech
  12:15-13:30 昼食 ( 75分 )
2月28日(水) 午後  高位設計技術
座長: 今川 隆司(立命館大)
13:30 - 14:45
(7)
VLD
13:30-13:55 正当なDEXファイルの生成によるAndroid仮想マシンのランダムテスト 池尾弘史清水遼太郎石浦菜岐佐関西学院大
(8)
VLD
13:55-14:20 ソース・コンパイラを用いた配線混雑改善の高位設計フロー 立岡真人金子峰雄北陸先端大
(9)
VLD
14:20-14:45 高位合成における多重ループに対するパイプライン処理時のサイクル数オーバーヘッド削減を行うループ平坦化ツールの開発 石川大輔瀬戸謙修東京都市大
  14:45-15:00 休憩 ( 15分 )
2月28日(水) 午後  応用事例
座長: 新田 高庸(NTT)
15:00 - 16:15
(10)
VLD
15:00-15:25 2種類の情報をもつ動画像を用いたフレーム補間の前景除去と輪郭抽出による品質向上 井原大文今川隆司立命館大)・上坂浩貴鴻上慎吾筒井 弘宮永喜一北大)・越智裕之立命館大
(11)
VLD
15:25-15:50 Full-HD 60-fps実時間オプティカルフロー推定プロセッサのアーキテクチャ設計 神田哲志日大)・今村幸祐松田吉雄金沢大)・松村哲哉日大
(12)
VLD
15:50-16:15 リチウムイオン蓄電池を搭載したEVカートの加速条件最適化の一検討 藤井春弥土田祥生阿部智貴林 磊福井正博立命館大
  16:15-16:30 休憩 ( 15分 )
2月28日(水) 午後  高信頼化手法
座長: 永山 忍(広島市立大)
16:30 - 18:10
(13)
VLD
16:30-16:55 耐故障FPGAのための一再構成手法とその評価 馬 鋮金子峰雄北陸先端大
(14)
VLD
16:55-17:20 コンポーネント間近接制約に基づいた混合誤り訂正機構の信頼性評価 呉 政訓金子峰雄北陸先端大
(15)
VLD
17:20-17:45 FDSOIに適したスタック構造におけるソフトエラー対策手法の提案・評価と微細化による影響の評価 丸岡晴喜山田晃大榎原光則古田 潤小林和淑京都工繊大
(16)
VLD
17:45-18:10 65 nm FDSOIプロセスのトランジスタモデルの違いによるフリップフロップのソフトエラー耐性の実測と評価 榎原光則丸岡晴喜山田晃大古田 潤小林和淑京都工繊大
3月1日(木) 午前  製造性考慮設計
座長: 福田 大輔(富士通研究所)
09:00 - 10:15
(17)
VLD
09:00-09:25 配線間距離を考慮した特徴量に基づくリソグラフィホットスポット検出手法の検討 片岡 岳稲木雅人永山 忍若林真一広島市大
(18)
VLD
09:25-09:50 転移学習に基づく効率的なリソグラフィホットスポット検出器の生成手法 鈴木脩平富岡洋一会津大
(19)
VLD
09:50-10:15 製造後遅延調整における面積と消費電力の削減ためのクラスタリング手法 室井孝太小平行秀会津大
  10:15-10:30 休憩 ( 15分 )
3月1日(木) 午前  最適化手法
座長: 高島 康裕(北九州市大)
10:30 - 11:45
(20)
VLD
10:30-10:55 モンテカルロ木探索を用いたモチーフ抽出法の提案と実験的評価 湯浅佑介永山 忍稲木雅人若林真一広島市大
(21)
VLD
10:55-11:20 モンテカルロ木探索を用いた並列プレフィックス加算器合成手法の実装と評価 松永多苗子日本文理大)・松永裕介九大
(22)
VLD
11:20-11:45 バッファ挿入を考慮した並列プレフィックス加算器の最適化設計 西岡達紘金子峰雄北陸先端大
  11:45-13:00 昼食 ( 75分 )
3月1日(木) 午後  論理設計
座長: 峯岸 孝行(三菱電機)
13:00 - 14:15
(23)
VLD
13:00-13:25 一般同期回路における遅延挿入に対するグラフ縮小技法の評価 新井祐樹築山修治中大
(24)
VLD
13:25-13:50 束データ方式による非同期式RTLモデルに対する消費エネルギー最適化の検討 仙波翔吾齋藤 寛会津大
(25)
VLD
13:50-14:15 論理合成の誤り修正手法を用いた論理暗号化手法の評価 松永裕介九大
  14:15-14:30 休憩 ( 15分 )
3月1日(木) 午後  モデルベース設計
座長: パリジ マチュー(富士通研究所)
14:30 - 15:45
(26)
VLD
14:30-14:55 モデルベース開発におけるSW/HW分割手法 ~ Matlab/SimulinkとCベース高位合成を用いたSW/HW分割の自動化 ~ 山本 亮村野弘樹山本歩夢小川吉大三菱電機
(27)
VLD
14:55-15:20 モデルベース並列化における複数周期タスクを混在させたコア割り当て手法 池田良裕枝廣正人名大
(28)
VLD
15:20-15:45 モデルベース並列化(MBP)におけるハードウェア/ソフトウェア協調設計環境 柏原一輝本田晋也枝廣正人名大
  15:45-16:00 休憩 ( 15分 )
3月1日(木) 午後  組込みシステム・IoT関連技術
座長: 金城 光永(琉球大)
16:00 - 17:15
(29)
VLD
16:00-16:25 DNNの推論器向け高位合成用C記述の検討 岡本卓也山本椋太本田晋也名大
(30)
VLD
16:25-16:50 FPGAを用いた組込みシステム向けDNNフレームワークの構想 山本椋太岡本卓也本田晋也名大)・趙 茜松本斗貴中本幸一兵庫県立大)・酒井 完青山哲也若林一敏NEC
(31)
VLD
16:50-17:15 自動平衡ブリッジ法に基づく自動校正機能を持つインピーダンス測定手法の提案 白川貴啓堺 亮介中武繁寿北九州市大
  18:30-21:30 懇親会 ( 180分 )
3月2日(金) 午前  回路設計技術
座長: 小平 行秀(会津大)
09:00 - 10:15
(32)
VLD
09:00-09:25 ポテンショスタット法に基づく超小型・超微弱電流測定回路の提案 磯貝太志白川貴啓中武繁寿北九州市大
(33)
VLD
09:25-09:50 ビアスイッチFPGA向け配線解析手法の検討 中澤祐希土井龍太郎劉 載勲橋本昌宜阪大
(34)
VLD
09:50-10:15 DRAMの自動リフレッシュ間隔延長とデータ修正に基づくアプロキシメートコンピューティングの提案と評価 深澤高雅宇佐美公良芝浦工大
  10:15-10:30 休憩 ( 15分 )
3月2日(金) 午前  低消費電力・エネルギー化手法
座長: 稲木 雅人(広島市立大)
10:30 - 11:45
(35)
VLD
10:30-10:55 Verify機能を備えた不揮発性フリップフロップの再構成アクセラレータCool Mega-Arrayへの適用とエネルギー評価 赤池純也宇佐美公良工藤 優芝浦工大)・天野英晴池添赳治慶大)・平賀啓三周藤悠介屋上公二郎ソニーセミコンダクタソリューションズ
(36)
VLD
10:55-11:20 過電圧スケーリングを用いた不正確計算による消費電力削減の検討 佐藤雅紘増田 豊橋本昌宜阪大
(37)
VLD
11:20-11:45 選択的活性化によるスタンダードセルメモリの低消費エネルギー化 塩見 準石原 亨小野寺秀俊京大
  11:45-13:00 昼食 ( 75分 )
3月2日(金) 午後  招待講演
座長: 越智裕之(立命館大)
13:00 - 13:50
(38)
共通
13:00-13:50 [招待講演]第4次産業革命時代のスマート工場に対するサイバー攻撃と対策 米田 健三菱電機
  13:50-14:05 休憩 ( 15分 )
3月2日(金) 午後  ハードウェアセキュリティ
座長: 本田 晋也(名古屋大)
14:05 - 15:20
(39)
共通
14:05-14:30 同期機構の改良によるPL-PUFのシリコン実装 小笠原泰弘堀 洋平小池帆平産総研
(40)
共通
14:30-14:55 深層ニューラルネットワークを用いたDouble-Arbiter PUFに対するモデリング攻撃 飯塚知希粟野皓光池田 誠東大
(41)
共通
14:55-15:20 選択的チャレンジを用いたフィードフォワードPUFに対する機械学習攻撃 野崎佑典吉川雅弥名城大

講演時間
一般講演発表 20 分 + 質疑応答 5 分
招待講演発表 45 分 + 質疑応答 5 分

問合先と今後の予定
VLD VLSI設計技術研究会(VLD)   [今後の予定はこちら]
問合先 永山 忍(広島市立大学)
E-: s_-cu 
お知らせ ◎VLD研究会ホームページもご覧下さい.
http://www.ieice.org/~vld/


Last modified: 2018-03-01 07:33:42


ご注意: 迷惑メール対策のためメールアドレスの一部の文字を置換しております.ご了承ください.

[この開催に関する講演論文リストをダウンロードする] ※ こちらのページの最下にあるダウンロードボタンを押してください
 

[研究会資料(技術研究報告)の当日価格一覧] ※ 開催2週間前頃に掲載されます
 
[研究会発表・参加方法,FAQ] ※ ご一読ください
 
[研究会資料インデックス(vol. no.ごとの表紙と目次)]
 

[VLD研究会のスケジュールに戻る]   /  
 
 トップ  戻る   / [HTML] / [HTML(simple)] / [TEXT]  [Japanese] / [English] 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会