| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2018-04-20 09:55 ［依頼講演］A new core transistor equipped with NVM functionality without using any emerging memory materials ○Yasuhiro Taniguchi・Shoji Yoshida・Owada Fukuo・Yutaka Shinagawa・Hideo Kasai（Floadia）・Lin Jia You・Wei I Huan（PTC）・Daisuke Okada・Koichi Nagasawa・Kosuke Okuyama（Floadia）  ICD2018-7 エレソ技報アーカイブへのリンク：ICD2018-7 |
|
| 抄録 | （和） | A tri-gate core transistor which has nonvolatile memory [NVM] functionality in midsection of a logic transistor gate was developed on 90nm CMOS process and demonstrated its functionality and validity. It is possible to be embedded into logic blocks seamlessly. Program and Erase [P/E] operation of the nonvolatile core transistor [NV Core Trs] is performed with ultra-low current by employing FN tunneling, and it is controlled by the circuits configured only with logic devices. No high voltage transistor is necessary in the logic blocks, and the area of peripheral circuits become extremely small. Integration of memory and logic becomes quite easy, and thus, some of new architecture and applications are possible to create without using any emerging memory materials. Proposed examples are ultra-high speed nonvolatile RAM [NVRAM] with direct conjunction of NV Core Trs and SRAM cell, and highly sophisticated secure NVM. |
| （英） | A tri-gate core transistor which has nonvolatile memory [NVM] functionality in midsection of a logic transistor gate was developed on 90nm CMOS process and demonstrated its functionality and validity. It is possible to be embedded into logic blocks seamlessly. Program and Erase [P/E] operation of the nonvolatile core transistor [NV Core Trs] is performed with ultra-low current by employing FN tunneling, and it is controlled by the circuits configured only with logic devices. No high voltage transistor is necessary in the logic blocks, and the area of peripheral circuits become extremely small. Integration of memory and logic becomes quite easy, and thus, some of new architecture and applications are possible to create without using any emerging memory materials. Proposed examples are ultra-high speed nonvolatile RAM [NVRAM] with direct conjunction of NV Core Trs and SRAM cell, and highly sophisticated secure NVM. | |
| キーワード | （和） | 不揮発 / メモリ / 不揮発性コア / スケーラビリティ / / / / |
| （英） | nonvolatile / memory / NVRAM / NVSRAM / core / SONOS / scalability / | |
| 文献情報 | 信学技報, vol. 118, no. 10, ICD2018-7, pp. 23-27, 2018年4月. | |
| 資料番号 | ICD2018-7 | |
| 発行日 | 2018-04-12 (ICD) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | ICD2018-7 エレソ技報アーカイブへのリンク：ICD2018-7 |
|
| 研究会情報 | |
| 研究会 | ICD |
| 開催期間 | 2018-04-19 - 2018-04-20 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | |
| テーマ（和） | メモリ技術（深層学習、ニューロモルフィック、セキュリティ）および一般 |
| テーマ（英） | |
| 講演論文情報の詳細 | |
| 申込み研究会 | ICD |
| 会議コード | 2018-04-ICD |
| 本文の言語 | 英語 |
| タイトル（和） | |
| サブタイトル（和） | |
| タイトル（英） | A new core transistor equipped with NVM functionality without using any emerging memory materials |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 不揮発 / nonvolatile |
| キーワード(2)（和/英） | メモリ / memory |
| キーワード(3)（和/英） | 不揮発性コア / NVRAM |
| キーワード(4)（和/英） | スケーラビリティ / NVSRAM |
| キーワード(5)（和/英） | / core |
| キーワード(6)（和/英） | / SONOS |
| キーワード(7)（和/英） | / scalability |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 谷口 泰弘 / Yasuhiro Taniguchi / タニグチ ヤスヒロ |
| 第1著者 所属（和/英） | 株式会社フローディア (略称： フローディア) Floadia Corporation (略称： Floadia) |
| 第2著者 氏名（和/英/ヨミ） | 吉田 省史 / Shoji Yoshida / ヨシダ ショウジ |
| 第2著者 所属（和/英） | 株式会社フローディア (略称： フローディア) Floadia Corporation (略称： Floadia) |
| 第3著者 氏名（和/英/ヨミ） | 大和田 福夫 / Owada Fukuo / オオワダ フクオ |
| 第3著者 所属（和/英） | 株式会社フローディア (略称： フローディア) Floadia Corporation (略称： Floadia) |
| 第4著者 氏名（和/英/ヨミ） | 品川 裕 / Yutaka Shinagawa / シナガワ ユタカ |
| 第4著者 所属（和/英） | 株式会社フローディア (略称： フローディア) Floadia Corporation (略称： Floadia) |
| 第5著者 氏名（和/英/ヨミ） | 葛西 秀男 / Hideo Kasai / カサイ ヒデオ |
| 第5著者 所属（和/英） | 株式会社フローディア (略称： フローディア) Floadia Corporation (略称： Floadia) |
| 第6著者 氏名（和/英/ヨミ） | リン ジア ヨウ / Lin Jia You / リン ジア ヨウ |
| 第6著者 所属（和/英） | 力晶科技 (略称： 力晶科技) Powerchip Technology Corporation (略称： PTC) |
| 第7著者 氏名（和/英/ヨミ） | ウェイ イ スアン / Wei I Huan / ウェイ イ スアン |
| 第7著者 所属（和/英） | 力晶科技 (略称： 力晶科技) Powerchip Technology Corporation (略称： PTC) |
| 第8著者 氏名（和/英/ヨミ） | 岡田 大介 / Daisuke Okada / オカダ ダイスケ |
| 第8著者 所属（和/英） | 株式会社フローディア (略称： フローディア) Floadia Corporation (略称： Floadia) |
| 第9著者 氏名（和/英/ヨミ） | 長沢 幸一 / Koichi Nagasawa / ナガサワ コウイチ |
| 第9著者 所属（和/英） | 株式会社フローディア (略称： フローディア) Floadia Corporation (略称： Floadia) |
| 第10著者 氏名（和/英/ヨミ） | 奥山 幸祐 / Kosuke Okuyama / オクヤマ コウスケ |
| 第10著者 所属（和/英） | 株式会社フローディア (略称： フローディア) Floadia Corporation (略称： Floadia) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2018-04-20 09:55:00 |
| 発表時間 | 25分 |
| 申込先研究会 | ICD |
| 資料番号 | ICD2018-7 |
| 巻番号（vol） | vol.118 |
| 号番号（no） | no.10 |
| ページ範囲 | pp.23-27 |
| ページ数 | 5 |
| 発行日 | 2018-04-12 (ICD) |
[研究会発表申込システムのトップページに戻る]