講演抄録/キーワード |
講演名 |
2018-03-02 14:05
同期機構の改良によるPL-PUFのシリコン実装 ○小笠原泰弘・堀 洋平・小池帆平(産総研) VLD2017-126 |
抄録 |
(和) |
本論文では疑似線形フィードバックシフトレジスタ PUF (PL-PUF) の最初の実チップ上でのスタンダードセルによる実装を行う. PL-PUF は SRAM PUF 等とは異なり, PL-PUF 回路自身が直接レスポンスを生成する特徴を持つ. 電源電圧の変化よる再現性の低下を抑える方式の提案を行い, 実チップ上での良好な再現性を実証する. 65nm プロセスで製造した試作チップの測定結果において, 実装された PL-PUF 回路は良好な再現性 (クラス内ハミング距離 $mu$=1.09-10.52$%$), ユニーク性 (クラス間ハミング距離 $mu$=49.01-49.56$%$, $sigma$=5.38-5.77$%$, ビットあたりエントロピー 0.983-0.941) を示した. |
(英) |
In this study, we demonstrate the first implementation of a pseudo linear feedback shift register physical unclonable function (PL-PUF) on silicon, and a proposal of the power supply design to obtain fine reproducibility. Unlike SRAM PUFs, a PL-PUF can generate responses without memory cells, and therefore is secure against attacks extracting internal memory values. and implement PL-PUF on 65nm CMOS process. Implemented PL-PUF achieves fine reproducibility ($mu$=1.09-10.52$%$ fractional HD) and uniqueness ($mu$=49.01-49.56$%$, $sigma$=5.38-5.77$%$ class-to-class HD, 0.983-0.941 entropy) on silicon. |
キーワード |
(和) |
PUF / ハードウェアセキュリティ / リングオシレータ / 電源電圧変動 / / / / |
(英) |
PUF / hardware security / ring oscillator / power supply voltage / / / / |
文献情報 |
信学技報, vol. 117, no. 455, VLD2017-126, pp. 225-229, 2018年2月. |
資料番号 |
VLD2017-126 |
発行日 |
2018-02-21 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2017-126 |