お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2018-01-19 10:40
176MHz WXGA 30fps 実時間オプティカルフロー推定プロセッサの設計及び実装
神田哲志鈴木 悠伊藤雅人日大)・今村幸祐松田吉雄金沢大)・松村哲哉日大VLD2017-79 CPSY2017-123 RECONF2017-67
抄録 (和) 本稿では,実時間オプティカルフロープロセッサの設計及びFPGA実装について報告する.このプロセッサは新規手法として,初期値生成手法の改善手法,階層別Successive over relaxation(SOR)手法,逆数演算手法の改善手法および画素境界面におけるオーバーラップ画素数の最適化手法の4種の新規手法を導入し,従来の階層オプティカルフロープロセッサに比較して,演算量を低減しつつフロー検出精度を改善した.さらにこのプロセッサにパイプラインを適用することで,スループットを改善したハードウェアを設計した.その結果,著者らが以前提案したプロセッサに比べ,計算部の回路規模を8%,全体のメモリ量を16%削減できた.FPGA1チップでwide extended graphics array (WXGA) 30-fpsを175.5MHzで実時間処理可能なプロセッサを実現した. 
(英) This paper describes the design and implementation of a real-time optical flow processor using a single field-programmable gate array (FPGA) chip. By introducing the modified initial flow generation method, the successive over-relaxation (SOR) method for both layers, the optimization of the reciprocal operation method, and the image division method, it is now possible to both reduce hardware requirements and improve flow accuracy. Additionally, by introducing a pipeline structure to this processor, high-throughput hardware implementation could be achieved. Total logic cell (LC) amounts and processer memory capacity are reduced by about 8% and 16%, respectively, compared to our previous hierarchical optical flow estimation (HOE) processor. The results of our evaluation confirm that this processor can perform 30-fps wide extended graphics array (WXGA) 175.7 MHz real-time optical flow processing with a single FPGA.
キーワード (和) オプティカルフロー / HOEアルゴリズム / SOR法 / FPGA / プロセッサ / / /  
(英) Optical flow / HOE algorithm / SOR method / FPGA / Processor / / /  
文献情報 信学技報, vol. 117, no. 377, VLD2017-79, pp. 101-106, 2018年1月.
資料番号 VLD2017-79 
発行日 2018-01-11 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2017-79 CPSY2017-123 RECONF2017-67

研究会情報
研究会 IPSJ-ARC VLD CPSY RECONF IPSJ-SLDM  
開催期間 2018-01-18 - 2018-01-19 
開催地(和) 慶應義塾大学 日吉キャンパス 来往舎 
開催地(英) Raiosha, Hiyoshi Campus, Keio University 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 VLD 
会議コード 2018-01-ARC-VLD-CPSY-RECONF-SLDM 
本文の言語 日本語 
タイトル(和) 176MHz WXGA 30fps 実時間オプティカルフロー推定プロセッサの設計及び実装 
サブタイトル(和)  
タイトル(英) Design and Implementation of 176-MHz WXGA 30-fps Real-time Optical Flow Processor 
サブタイトル(英)  
キーワード(1)(和/英) オプティカルフロー / Optical flow  
キーワード(2)(和/英) HOEアルゴリズム / HOE algorithm  
キーワード(3)(和/英) SOR法 / SOR method  
キーワード(4)(和/英) FPGA / FPGA  
キーワード(5)(和/英) プロセッサ / Processor  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 神田 哲志 / Satoshi Kanda / カンダ サトシ
第1著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第2著者 氏名(和/英/ヨミ) 鈴木 悠 / Yu Suzuki / スズキ ユウ
第2著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第3著者 氏名(和/英/ヨミ) 伊藤 雅人 / Masato Ito / イトウ マサト
第3著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第4著者 氏名(和/英/ヨミ) 今村 幸祐 / Kousuke Imamura / イマムラ コウスケ
第4著者 所属(和/英) 金沢大学 (略称: 金沢大)
Kanazawa University (略称: Kanazawa Univ.)
第5著者 氏名(和/英/ヨミ) 松田 吉雄 / Yoshio Matsuda / マツダ ヨシオ
第5著者 所属(和/英) 金沢大学 (略称: 金沢大)
Kanazawa University (略称: Kanazawa Univ.)
第6著者 氏名(和/英/ヨミ) 松村 哲哉 / Tetsuya Matsumura / マツムラ テツヤ
第6著者 所属(和/英) 日本大学 (略称: 日大)
Nihon University (略称: Nihon Univ.)
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2018-01-19 10:40:00 
発表時間 25分 
申込先研究会 VLD 
資料番号 VLD2017-79, CPSY2017-123, RECONF2017-67 
巻番号(vol) vol.117 
号番号(no) no.377(VLD), no.378(CPSY), no.379(RECONF) 
ページ範囲 pp.101-106 
ページ数
発行日 2018-01-11 (VLD, CPSY, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会