講演抄録/キーワード |
講演名 |
2018-01-19 10:40
176MHz WXGA 30fps 実時間オプティカルフロー推定プロセッサの設計及び実装 ○神田哲志・鈴木 悠・伊藤雅人(日大)・今村幸祐・松田吉雄(金沢大)・松村哲哉(日大) VLD2017-79 CPSY2017-123 RECONF2017-67 |
抄録 |
(和) |
本稿では,実時間オプティカルフロープロセッサの設計及びFPGA実装について報告する.このプロセッサは新規手法として,初期値生成手法の改善手法,階層別Successive over relaxation(SOR)手法,逆数演算手法の改善手法および画素境界面におけるオーバーラップ画素数の最適化手法の4種の新規手法を導入し,従来の階層オプティカルフロープロセッサに比較して,演算量を低減しつつフロー検出精度を改善した.さらにこのプロセッサにパイプラインを適用することで,スループットを改善したハードウェアを設計した.その結果,著者らが以前提案したプロセッサに比べ,計算部の回路規模を8%,全体のメモリ量を16%削減できた.FPGA1チップでwide extended graphics array (WXGA) 30-fpsを175.5MHzで実時間処理可能なプロセッサを実現した. |
(英) |
This paper describes the design and implementation of a real-time optical flow processor using a single field-programmable gate array (FPGA) chip. By introducing the modified initial flow generation method, the successive over-relaxation (SOR) method for both layers, the optimization of the reciprocal operation method, and the image division method, it is now possible to both reduce hardware requirements and improve flow accuracy. Additionally, by introducing a pipeline structure to this processor, high-throughput hardware implementation could be achieved. Total logic cell (LC) amounts and processer memory capacity are reduced by about 8% and 16%, respectively, compared to our previous hierarchical optical flow estimation (HOE) processor. The results of our evaluation confirm that this processor can perform 30-fps wide extended graphics array (WXGA) 175.7 MHz real-time optical flow processing with a single FPGA. |
キーワード |
(和) |
オプティカルフロー / HOEアルゴリズム / SOR法 / FPGA / プロセッサ / / / |
(英) |
Optical flow / HOE algorithm / SOR method / FPGA / Processor / / / |
文献情報 |
信学技報, vol. 117, no. 377, VLD2017-79, pp. 101-106, 2018年1月. |
資料番号 |
VLD2017-79 |
発行日 |
2018-01-11 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2017-79 CPSY2017-123 RECONF2017-67 |
|