講演抄録/キーワード |
講演名 |
2018-01-19 14:25
ネットワーク接続FPGAのためのシリアライゼーションプロトコル高性能化 ○岩田拓真・三塚皐矢・中村幸平・徳差雄太・松谷宏紀(慶大) VLD2017-84 CPSY2017-128 RECONF2017-72 |
抄録 |
(和) |
近年、データセンタにおいて増え続けるデータ量と消費電力への対策として、
計算負荷の高い処理をFPGAのようなアクセラレータにオフロードするシステム
が増えている。
FPGAのようなアクセラレータは、一般的に、ホストCPUとはPCIeを介して接続
されるため、複数サーバ間で分散処理を行う場合にホストCPUを介したサーバ
間通信が性能のボトルネックになり得る。
そこで、FPGAをネットワークスイッチに直接接続し、ホストを経由せずに複数
FPGA間で分散処理を行うシステムが登場している。
元来、複数サーバ間のデータの通信では、送信データのシリアライゼーション、
および、受信データのデシリアライゼーションが行われるが、このようなネッ
トワーク接続FPGAにおいては、シリアライゼーションおよびデシリアライゼー
ションをFPGA内で行う必要がある。
本論文では、10GbE (10Gbit Ethernet)ネットワークに直接接続したFPGAを対
象に、分散処理で広く使用されているProtocol BuffersおよびBSONに基づいた
シリアライズおよびデシリアライズ機構を設計、実装した。
また、高位合成によって作られた任意のアプリケーションロジックをこれらの
シリアライズおよびデシリアライズ機構に接続するためのフローを構築した。
評価では、これらのシリアライズおよびデシリアライズ機構の性能はソフトウェアよ
りも最大45.6倍改善できることを示し、さらに、ネットワーク接続FPGA同士が
これらのシリアライゼーションプロトコルを用いてデータ通信できることを実
機で確認した。 |
(英) |
(Not available yet) |
キーワード |
(和) |
FPGA / シリアライゼーション / RPC / / / / / |
(英) |
FPGA / Serialization / RPC / / / / / |
文献情報 |
信学技報, vol. 117, no. 378, CPSY2017-128, pp. 139-144, 2018年1月. |
資料番号 |
CPSY2017-128 |
発行日 |
2018-01-11 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2017-84 CPSY2017-128 RECONF2017-72 |