お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2018-01-18 16:00
FPGA搭載プロセッサ一体型機械語モニタ
金子博昭金杉昭徳東京電機大VLD2017-73 CPSY2017-117 RECONF2017-61
抄録 (和) 固有のISAを実装したプロセッサをFPGAに回路実装する場合,初期のプログラム開発向けに機械語モニタが不可欠である.本稿ではモニタの処理をハードウェア記述言語で記述し,ターゲットプロセッサとともにFPGAに実装する機械語モニタを提案する.提案モニタはプロセッサ設計の検証進度およびプログラムの開発状況に応じ最適構成なモニタ機能を提供する.提案モニタのFPGAへの実装と評価により,ソフトウェア開発ツールの開発途上にあってもネイティブ環境でプロセッサ設計検証を進められることを確認した. 
(英) Machine code monitor is necessary for initial program development stage when implementing a new processor with unique ISA on FPGA. This paper propose a machine code monitor which is written in HDL and implemented with a target processor on FPGA. The proposed monitor provides an optimal configured monitor functions according to verification status of the processor and development situation of programs. Through implementation and evaluation of the proposed monitor on FPGA, it was confirmed that processor design and verification can be advanced in the target environment even in the middle of developing software development tools for the processor.
キーワード (和) FPGA, / ISA / 機械語モニタ / ハードウェア記述言語 / プロセッサ / / /  
(英) FPGA / Hardware description language / ISA / Machine code monitor / Processor / / /  
文献情報 信学技報, vol. 117, no. 379, RECONF2017-61, pp. 65-70, 2018年1月.
資料番号 RECONF2017-61 
発行日 2018-01-11 (VLD, CPSY, RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード VLD2017-73 CPSY2017-117 RECONF2017-61

研究会情報
研究会 IPSJ-ARC VLD CPSY RECONF IPSJ-SLDM  
開催期間 2018-01-18 - 2018-01-19 
開催地(和) 慶應義塾大学 日吉キャンパス 来往舎 
開催地(英) Raiosha, Hiyoshi Campus, Keio University 
テーマ(和) FPGA応用および一般 
テーマ(英) FPGA Applications, etc 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2018-01-ARC-VLD-CPSY-RECONF-SLDM 
本文の言語 日本語 
タイトル(和) FPGA搭載プロセッサ一体型機械語モニタ 
サブタイトル(和)  
タイトル(英) Integrated Machine Code Monitor on FPGA 
サブタイトル(英)  
キーワード(1)(和/英) FPGA, / FPGA  
キーワード(2)(和/英) ISA / Hardware description language  
キーワード(3)(和/英) 機械語モニタ / ISA  
キーワード(4)(和/英) ハードウェア記述言語 / Machine code monitor  
キーワード(5)(和/英) プロセッサ / Processor  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 金子 博昭 / Hiroaki Kaneko / カネコ ヒロアキ
第1著者 所属(和/英) 東京電機大学 (略称: 東京電機大)
Tokyo Denki University (略称: TokyoDenki Univ.)
第2著者 氏名(和/英/ヨミ) 金杉 昭徳 / Akinori Kanasugi / カナスギ アキノリ
第2著者 所属(和/英) 東京電機大学 (略称: 東京電機大)
Tokyo Denki University (略称: TokyoDenki Univ.)
第3著者 氏名(和/英/ヨミ) / /
第3著者 所属(和/英) (略称: )
(略称: )
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2018-01-18 16:00:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 VLD2017-73, CPSY2017-117, RECONF2017-61 
巻番号(vol) vol.117 
号番号(no) no.377(VLD), no.378(CPSY), no.379(RECONF) 
ページ範囲 pp.65-70 
ページ数
発行日 2018-01-11 (VLD, CPSY, RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会