| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-10-20 09:30 SMTを用いた制約付きロケーティングアレイの生成について ○金 浩（阪大）・崔 銀惠（産総研）・土屋達弘（阪大）  SS2017-30 DC2017-29 |
|
| 抄録 | （和） | 本研究では,ソフトウェアシステムに対するテスト手法の一例である組み合わせテストについて議論す る.具体的には,組み合わせテストの拡張として,故障検出だけでなくその特定も実現できるように,ロケーティ ングアレイをテストスイートとして利用することを考える.既存のロケーティングアレイの研究では,テスト対象 のシステムが有するパラメータ上の制約について考慮されていないことが問題であった.本研究では,制約を考慮 したロケーティングアレイである制約付きロケーティングアレイの概念を導入し,このようなロケーティングアレ イを,SMTソルバを用いて生成する方法を提案する. |
| （英） | Combinatorial interaction testing (CIT) is a well-known testing strategy for software systems. We inves- tigate a new CIT approach which uses locating arrays as test suites, since this can enable not only fault detection but also fault identification. Existing studies on locating arrays do not take into account constraints over test parameters. As real-world systems usually have such constraints, this approach has had limited applicability thus far. To cope with the problem, we introduce the notion of Constrained Locating Arrays (CLAs) which can deal with constraints and propose a method for automatically generating CLAs using an SMT solver. |
|
| キーワード | （和） | ロケーティングアレイ / 制約付きロケーティングアレイ / 組合せテスト / SMTソルバ / / / / |
| （英） | locating array / constrained locating array / combinatorial interaction testing / SMT solver / / / / | |
| 文献情報 | 信学技報, vol. 117, no. 249, DC2017-29, pp. 55-60, 2017年10月. | |
| 資料番号 | DC2017-29 | |
| 発行日 | 2017-10-12 (SS, DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | SS2017-30 DC2017-29 |
|
| 研究会情報 | |
| 研究会 | SS DC |
| 開催期間 | 2017-10-19 - 2017-10-20 |
| 開催地（和） | 高知市文化プラザかるぽーと |
| 開催地（英） | Kochi City Culture-plaza CUL-PORT |
| テーマ（和） | ソフトウェアシステム, ネットワーク環境でのディペンダビリティ |
| テーマ（英） | Software System and Dependability on Network, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2017-10-SS-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | SMTを用いた制約付きロケーティングアレイの生成について |
| サブタイトル（和） | |
| タイトル（英） | On the generation of constrained locating arrays using an SMT solver |
| サブタイトル（英） | |
| キーワード(1)（和/英） | ロケーティングアレイ / locating array |
| キーワード(2)（和/英） | 制約付きロケーティングアレイ / constrained locating array |
| キーワード(3)（和/英） | 組合せテスト / combinatorial interaction testing |
| キーワード(4)（和/英） | SMTソルバ / SMT solver |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 金 浩 / Hao Jin / |
| 第1著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 崔 銀惠 / Eun-Hye Choi / |
| 第2著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第3著者 氏名（和/英/ヨミ） | 土屋 達弘 / Tatsuhiro Tsuchiya / |
| 第3著者 所属（和/英） | 大阪大学 (略称： 阪大) Osaka University (略称： Osaka Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-10-20 09:30:00 |
| 発表時間 | 30分 |
| 申込先研究会 | DC |
| 資料番号 | SS2017-30, DC2017-29 |
| 巻番号（vol） | vol.117 |
| 号番号（no） | no.248(SS), no.249(DC) |
| ページ範囲 | pp.55-60 |
| ページ数 | 6 |
| 発行日 | 2017-10-12 (SS, DC) |
[研究会発表申込システムのトップページに戻る]