お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2017-09-25 14:20
2値化畳込みニューラルネットワークのニューロン刈りによるメモリ量削減とFPGA実現について
藤井智也佐藤真平中原啓貴東工大RECONF2017-26
抄録 (和) 画像識別等の組込み機器では学習済み深層畳み込みニューラルネットワーク(CNN:
deep Convolutional Neural Network) の識別高速化と低消費電力化が求められている.一般的なCNN は前半部が畳込み層, 後半部がフル結合層で構成されている.先行研究より, 畳込み層では積和演算部がボトルネックであり,フル結合層ではメモリアクセスがボトルネックである.畳み込み層の積和演算を高速にFPGA上で行うため,2値化CNNが提案されているが,これを適用してもフル結合層では依然としてメモリアクセスがボトルネックとなっている.本論文では,ニューロンを刈ることで,重みを格納したメモリを削減し,フル結合層のメモリアクセスを高速化する.これにより,FPGAのオンチップメモリ上にフル結合層の重みを全て格納でき,メモリアクセス問題を解決できる.また,本論文ではFPGAのオンチップメモリと組み合わせた高速なフル結合層回路を提案する.提案する閾値ニューロン刈りにより,元の2値化CNNの認識精度に対して99%の認識精度を維持しつつ,ニューロン数を60.2%,メモリ量を83%削減できた. 
(英) For a pre-trained deep convolutional neural network (CNN)
for an embedded system, a high-speed and a low power consumption are required.
In the former of the CNN, it consists of convolutional layers, while
in the latter, it consists of fully connection layers. In the convolutional
layer, the multiply accumulation operation is a bottleneck, while the fully
connection layer, the memory access is a bottleneck. The binarized CNN
has been proposed to realize many multiply accumulation circuit on the
FPGA, thus, the convolutional layer can be done with high-seed operation.
However, even if we apply the binarization to the fully connection layer, the
amount of memory was still bottleneck. In this paper, we propose a neuron pruning technique which eliminates almost part of the weight memory, and apply it to the fully connection layer on the binarized CNN. In that case, since the weight memory is realized by an on-chip memory on the FPGA, it achieves a high speed memory access. To further reduce the memory size, we apply the retraining the CNN after neuron pruning. In this paper,
we propose a sequential-input parallel-output fully connection layer circuit for the binarized fully connection layer, while propose a streaming circuit for the binarized 2D convolutional layer. The experimental results showed that, by the neuron pruning, as for the fully connected layer on the VGG-11 CNN, the number of neurons was reduced by 60.2%, and the amount of memory was reduced by 83% with keeping the 99% baseline recognition accuracy.
キーワード (和) CNN / FPGA / メモリ削減 / 枝刈り / / / /  
(英) CNN / FPGA / Memory Reduction / Pruning / / / /  
文献情報 信学技報, vol. 117, no. 221, RECONF2017-26, pp. 25-30, 2017年9月.
資料番号 RECONF2017-26 
発行日 2017-09-18 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
査読に
ついて
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります.
PDFダウンロード RECONF2017-26

研究会情報
研究会 RECONF  
開催期間 2017-09-25 - 2017-09-26 
開催地(和) (株)ドワンゴ 
開催地(英) DWANGO Co., Ltd. 
テーマ(和) リコンフィギャラブルシステム、一般 
テーマ(英) Reconfigurable Systems, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2017-09-RECONF 
本文の言語 日本語 
タイトル(和) 2値化畳込みニューラルネットワークのニューロン刈りによるメモリ量削減とFPGA実現について 
サブタイトル(和)  
タイトル(英) A Memory Reduction with Neuron Pruning for a Binarized Deep Convolutional Neural Network: Its FPGA Realization 
サブタイトル(英)  
キーワード(1)(和/英) CNN / CNN  
キーワード(2)(和/英) FPGA / FPGA  
キーワード(3)(和/英) メモリ削減 / Memory Reduction  
キーワード(4)(和/英) 枝刈り / Pruning  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 藤井 智也 / Tomoya Fujii / フジイ トモヤ
第1著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第2著者 氏名(和/英/ヨミ) 佐藤 真平 / Shimpei Sato / サトウ シンペイ
第2著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第3著者 氏名(和/英/ヨミ) 中原 啓貴 / Hiroki Nakahara / ナカハラ ヒロキ
第3著者 所属(和/英) 東京工業大学 (略称: 東工大)
Tokyo Institute of Technology (略称: Tokyo Inst. of Tech.)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2017-09-25 14:20:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2017-26 
巻番号(vol) vol.117 
号番号(no) no.221 
ページ範囲 pp.25-30 
ページ数
発行日 2017-09-18 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会