講演抄録/キーワード |
講演名 |
2017-03-03 11:40
自己組織化マップによって構成されるディープニューラルネットワークのハードウェア化 ○田中悠一朗・田向 権(九工大) SIS2016-60 |
抄録 |
(和) |
本研究は,自己組織化マップによって構成されるディープニューラルネットワークの専用アーキテクチャを設計し,Field Programmable Gate Array(FPGA)に実装することで,高速かつ省電力な認識システムの構築を目的とする.ディープニューラルネットワーク(DNN)のアルゴリズムには乗算が多く含まれるが,FPGAで使用できる乗算器数には限界があるため,DNNのFPGA実装のためには,少ない乗算で演算ができるDNNモデルの考案が必要である.本稿は,自己組織化マップによって構成されるDNNの乗算器数を減らすハードウェア指向アルゴリズムを提案する.さらにそのアルゴリズムによって実装したハードウェアの論理シミュレーションを行った結果を報告する. |
(英) |
In this research, we aim to implement deep neural networks (DNNs) composed of self-organizing maps into field programmable gate arrays (FPGAs) to develop a recognition system which is high speed and low power consumption. Reductions of multipliers from DNNs are required since multipliers in FPGA are limited and DNNs includes a lot of multipliers. We propose a hardware oriented algorithm for a DNN composed of self-organizing maps which reduces multipliers from DNNs. In addition, we develop a hardware of the DNN using the proposed hardware oriented algorithm and show simulation results. |
キーワード |
(和) |
ディープニューラルネットワーク / 深層学習 / 自己組織化マップ / FPGA / / / / |
(英) |
Deep Neural Networks / Deep Learning / Self-Organizing Maps / FPGA / / / / |
文献情報 |
信学技報, vol. 116, no. 482, SIS2016-60, pp. 101-106, 2017年3月. |
資料番号 |
SIS2016-60 |
発行日 |
2017-02-23 (SIS) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
SIS2016-60 |