講演抄録/キーワード |
講演名 |
2017-03-03 13:25
コンポーネント間近接制約に基づいた混合誤り訂正機構と回路面積評価 ○呉 政訓・金子峰雄(北陸先端大) VLD2016-129 |
抄録 |
(和) |
VLSI の微細化に伴ったソフトエラーによる信頼性低下がより深刻化している.これまで,システムレベルの対策として,比較・リトライ機構,或いは多数決機構による誤り訂正手法が適用されてきた.しかし,一回の誤りで複数のコンポーネントに影響を与えるソフトエラーに対しては,多数決回路が無力化されてしまう.先行研究では,ソフトエラーの時間的・空間的広がり方を考慮したコンポーネント間近接制約を導入することで,複数コンポーネントに跨るソフトエラーに対しても多数決回路を用いることを可能とした.本研究では,2つの誤り訂正機構を併用し各々の利点を活かす手法に加え,実行レイテンシにおける両者の最適な組み合わせを見つける手法を提案する.なお,コンポーネント間近接制約や誤り訂正機構の混合による回路面積への影響を調べることで,本提案の有効性を評価する. |
(英) |
Due to the downsizing of VLSI, reliability issues caused by soft-errors have become more explicit. Several studies in system level approach have proposed transient fault-tolerant datapaths with comparison-retry based or majority-voting based error correction schemes. In this paper, considering both efficient use of resources and latency reduction, we introduce an assortment of the two error correction methods to take advantage of the strengths of each scheme. In addition, we propose a heuristic algorithm to find a latency-optimized integration of the two methods. Datapath synthesis experiments reveal that the combination of the two types of error correction schemes achieves improvements in latency and conceals an increment of chip area under a moderate constraint. |
キーワード |
(和) |
ソフトエラー / 耐故障 / コンポーネント間近接制約 / 混合誤り訂正機構 / 高位合成 / アルゴリズム3重化 / / |
(英) |
Soft-Error / Fault Tolerance / Component Adjacency Constraint / Mixed Error Correction Scheme / High-Level Synthesis / Triple Algorithm Redundancy / / |
文献情報 |
信学技報, vol. 116, no. 478, VLD2016-129, pp. 151-156, 2017年3月. |
資料番号 |
VLD2016-129 |
発行日 |
2017-02-22 (VLD) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2016-129 |