| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2017-02-21 16:35 三次元積層ICのTSV相互接続の評価容易化設計DFE ～ アナログバウンダリスキャンによる接続抵抗評価 ～ ○亀山修一（愛媛大/富士通）・王 森レイ・高橋 寛（愛媛大）  DC2016-83 |
|
| 抄録 | （和） | 本稿では製品の品質評価のための回路をLSIやボードに組込む設計手法，評価容易化設計（Design for Evaluation：DFE)という概念を提案する．DFEの具体事例として三次元積層IC（3D-SIC）のTSVベースの相互接続抵抗を精密にアナログ計測する手法を紹介する．さらに実験とLSI実装設計を行い提案手法の実現可能性を考察したので報告する． |
| （英） | This paper introduces a concept of Design for Evaluation (DFE) that is a design method to embed circuits for quality evaluation of products into LSIs and/or boards. As a specific example of the DFE, we introduce a precise analog measuring circuit and technic for the TSV based interconnection resistance of 3D stacked IC (3D-SIC). In addition, we report the evaluated results for the feasibility of the method based on an experiment and the placement and routing design. | |
| キーワード | （和） | 評価容易化設計 / DFE / 三次元積層IC / 相互接続 / 1149.1 / アナログバウンダリスキャン / / |
| （英） | Design for Evaluation / DFE / 3D-SIC / Interconnect / 1149.1 / Analog Boundary Scan / / | |
| 文献情報 | 信学技報, vol. 116, no. 466, DC2016-83, pp. 53-58, 2017年2月. | |
| 資料番号 | DC2016-83 | |
| 発行日 | 2017-02-14 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2016-83 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2017-02-21 - 2017-02-21 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | VLSI Design and Test, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2017-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | 三次元積層ICのTSV相互接続の評価容易化設計DFE |
| サブタイトル（和） | アナログバウンダリスキャンによる接続抵抗評価 |
| タイトル（英） | Design for Evaluation of TSV based Interconnections in 3D-SIC |
| サブタイトル（英） | Interconnection Resistance Evaluation with Analog Boundary Scan |
| キーワード(1)（和/英） | 評価容易化設計 / Design for Evaluation |
| キーワード(2)（和/英） | DFE / DFE |
| キーワード(3)（和/英） | 三次元積層IC / 3D-SIC |
| キーワード(4)（和/英） | 相互接続 / Interconnect |
| キーワード(5)（和/英） | 1149.1 / 1149.1 |
| キーワード(6)（和/英） | アナログバウンダリスキャン / Analog Boundary Scan |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 亀山 修一 / Shuichi Kameyama / カメヤマ シュウイチ |
| 第1著者 所属（和/英） | 愛媛大学/富士通株式会社 (略称： 愛媛大/富士通) Ehime University/Fujitsu Limited (略称： Ehime Univ./Fujitsu) |
| 第2著者 氏名（和/英/ヨミ） | 王 森レイ / Senling Wang / オウ シンレイ |
| 第2著者 所属（和/英） | 愛媛大学 (略称： 愛媛大) Ehime University (略称： Ehime Univ.) |
| 第3著者 氏名（和/英/ヨミ） | 高橋 寛 / Hiroshi Takahashi / タカハシ ヒロシ |
| 第3著者 所属（和/英） | 愛媛大学 (略称： 愛媛大) Ehime University (略称： Ehime Univ.) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2017-02-21 16:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2016-83 |
| 巻番号（vol） | vol.116 |
| 号番号（no） | no.466 |
| ページ範囲 | pp.53-58 |
| ページ数 | 6 |
| 発行日 | 2017-02-14 (DC) |
[研究会発表申込システムのトップページに戻る]