お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2016-10-06 10:00
[ポスター講演]セキュアプロセッサを用いたマルチプロセッサシステムの設計
梶原拓也宮永瑞紀入江英嗣坂井修一東大CPSY2016-43
抄録 (和) セキュアプロセッサは暗号化機構と完全性検証機構によってデータを保護するが
,現状ではその普及が進んでいるとは言えない.この理由の1つに,セキュアプロセ
ッサがマルチプロセッサ環境に対応していないことによるパフォーマンスの低下
が挙げられる.本稿では,セキュアプロセッサを用いてマルチプロセッサシステ
ムを構成することでパフォーマンスの向上を目指し,その設計を論じる. 
(英) A secure processor enables secure computing
by protecting data from malicious users by encryption
of data and integrity check. Despite of
the strong security feature, secure processors
cannot frequently be seen in commercial scene.
One of reasons is that a secure processor
cannot work as multi-processor system. A system
with single secure processor cannot process
data as fast as existing multi-processor system.
In this paper, we propose methods to enable multi
secure processors on the same board to work harmoniously.
キーワード (和) セキュアプロセッサ / 暗号化通信 / / / / / /  
(英) secure processors / encrypted computation / / / / / /  
文献情報 信学技報, vol. 116, no. 240, CPSY2016-43, pp. 7-10, 2016年10月.
資料番号 CPSY2016-43 
発行日 2016-09-29 (CPSY) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード CPSY2016-43

研究会情報
研究会 CPSY IPSJ-ARC  
開催期間 2016-10-06 - 2016-10-06 
開催地(和) 幕張メッセ 
開催地(英) Makuhari-messe 
テーマ(和) 萌芽的コンピュータシステム研究展示会 
テーマ(英) Emerging Computer Systems Exhibition 
講演論文情報の詳細
申込み研究会 CPSY 
会議コード 2016-10-CPSY-ARC 
本文の言語 日本語 
タイトル(和) セキュアプロセッサを用いたマルチプロセッサシステムの設計 
サブタイトル(和)  
タイトル(英) Multi-Processor System Design with Secure Processors 
サブタイトル(英)  
キーワード(1)(和/英) セキュアプロセッサ / secure processors  
キーワード(2)(和/英) 暗号化通信 / encrypted computation  
キーワード(3)(和/英) /  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 梶原 拓也 / Takuya Kajiwara / カジワラ タクヤ
第1著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: UTokyo)
第2著者 氏名(和/英/ヨミ) 宮永 瑞紀 / Mizuki Miyanaga / ミヤナガ ミズキ
第2著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: UTokyo)
第3著者 氏名(和/英/ヨミ) 入江 英嗣 / Hidetsugu Irie / イリエ ヒデツグ
第3著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: UTokyo)
第4著者 氏名(和/英/ヨミ) 坂井 修一 / Shuichi Sakai / サカイ シュウイチ
第4著者 所属(和/英) 東京大学 (略称: 東大)
The University of Tokyo (略称: UTokyo)
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2016-10-06 10:00:00 
発表時間 360分 
申込先研究会 CPSY 
資料番号 CPSY2016-43 
巻番号(vol) vol.116 
号番号(no) no.240 
ページ範囲 pp.7-10 
ページ数
発行日 2016-09-29 (CPSY) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会