講演抄録/キーワード |
講演名 |
2016-08-09 16:45
高位合成ツールを用いたFPGA並列コンピューティングの可能性検討 ○福岡久和・山野龍佑・高前田伸也・中島康彦(奈良先端大) CPSY2016-26 |
抄録 |
(和) |
近年,特定のアプリケーションを省電力かつ高性能に実現可能な FPGA 並列コンピュータの開発が盛んに 行われている.しかし,ロジック設計にはハードウェア記述言語の知識が要求されるため,C や C++などの高級言語 を用いた高位合成ツールが開発され,大きく期待されている.本稿では FPGA の高性能計算における課題を明らか にすることを目的とし,FPGA クラスタ・プロトタイプとして Zynq デバイスを利用した並列計算環境を構築,さら に Vivado HLS を用いてステンシル演算アクセラレータを実装した.SoC では FPGA とプロセッサ間で主記憶帯域 が分割されていることを発見し,アクセラレータを併用した演算はプロセッサだけの演算より,FLOPS では 1.47 倍, EDP では 2 倍の性能を達成できた.MPI を利用したプログラムに大きな変更なく,アクセラレータを利用可能である ことを確認できた.しかし,現状の高位合成ツールにより実用的なアクセラレータの設計にはハードウェアを意識し たコード変更が必要であることが明らかになった.また,SoC デバイスでは主記憶へのアクセスが複雑化し帯域の最 大利用は困難であることが分かった.今後のプロセッサと FPGA が混在した SoC が最大性能を出すためには,主記憶 帯域を狭めないため,各演算リソースの利用する記憶領域を分割する機構が必要不可欠であることが明らかになった. |
(英) |
(Not available yet) |
キーワード |
(和) |
ステンシル演算 / 高位合成ツール / FPGA並列コンピュータ / SoC / / / / |
(英) |
/ / / / / / / |
文献情報 |
信学技報, vol. 116, no. 177, CPSY2016-26, pp. 181-186, 2016年8月. |
資料番号 |
CPSY2016-26 |
発行日 |
2016-08-01 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2016-26 |
|