| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2016-01-20 09:25 薄膜BOX-SOIにおける動的マルチVth手法の試作と評価 ○井尾翔平・鈴木花乃・中村昌平・宇佐美公良（芝浦工大）  VLD2015-88 CPSY2015-120 RECONF2015-70 |
|
| 抄録 | （和） | FD-SOIの一つである薄膜BOX-SOI(Silicon on Thin BOX:SOTB)は、超低電圧で動作し、基板バイアス効果によりトランジスタの閾値を動的に変更させることが可能である。この特徴を利用することで、低閾値のみで回路設計後、回路内の高速動作を必要としない部分に基板バイアス効果を用い動的に閾値を上げることでマルチVthを実現する手法が提案されている。本研究ではその手法に対して新たなレイアウト設計を提案し、SOTB65nmプロセスでチップを試作し実機評価を行った。 |
| （英） | Silicon-on-Thin-BOX is one of the FD-SOI devices. It operates at ultra-low voltage and it is possible to effectively change the threshold voltage of the transistor by body biasing. So far, a design technique that realizes multi-Vth using body biasing has been proposed. After designing the circuit which consists of only low threshold transistors, the threshold voltage is raised dynamically at the area which does not need high-speed operation by applying body biasing. In this paper, we propose a new layout design approach and demonstrate effectiveness through implementation and real chip evaluation in 65nm SOTB process. | |
| キーワード | （和） | 薄膜BOX-SOI / 基板バイアス / マルチVth / / / / / |
| （英） | Silicon-on-Thin-BOX / Body Bias / Multi Vth / / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 398, VLD2015-88, pp. 91-96, 2016年1月. | |
| 資料番号 | VLD2015-88 | |
| 発行日 | 2016-01-12 (VLD, CPSY, RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | VLD2015-88 CPSY2015-120 RECONF2015-70 |
|
| 研究会情報 | |
| 研究会 | VLD CPSY RECONF IPSJ-SLDM IPSJ-ARC |
| 開催期間 | 2016-01-19 - 2016-01-21 |
| 開催地（和） | 慶應義塾大学 日吉キャンパス |
| 開催地（英） | Hiyoshi Campus, Keio University |
| テーマ（和） | FPGA応用および一般 |
| テーマ（英） | FPGA Applications, etc |
| 講演論文情報の詳細 | |
| 申込み研究会 | VLD |
| 会議コード | 2016-01-VLD-CPSY-RECONF-SLDM-ARC |
| 本文の言語 | 日本語 |
| タイトル（和） | 薄膜BOX-SOIにおける動的マルチVth手法の試作と評価 |
| サブタイトル（和） | |
| タイトル（英） | Implementation and evaluation of Dynamic Multi-Vth methodology in Silicon-on-Thin-BOX |
| サブタイトル（英） | |
| キーワード(1)（和/英） | 薄膜BOX-SOI / Silicon-on-Thin-BOX |
| キーワード(2)（和/英） | 基板バイアス / Body Bias |
| キーワード(3)（和/英） | マルチVth / Multi Vth |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 井尾 翔平 / Shohei Io / イオ ショウヘイ |
| 第1著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura IT) |
| 第2著者 氏名（和/英/ヨミ） | 鈴木 花乃 / Hanano Suzuki / スズキ ハナノ |
| 第2著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura IT) |
| 第3著者 氏名（和/英/ヨミ） | 中村 昌平 / Shohei Nakamura / |
| 第3著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura IT) |
| 第4著者 氏名（和/英/ヨミ） | 宇佐美 公良 / Kimiyoshi Usami / |
| 第4著者 所属（和/英） | 芝浦工業大学 (略称： 芝浦工大) Shibaura Institute of Technology (略称： Shibaura IT) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2016-01-20 09:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | VLD |
| 資料番号 | VLD2015-88, CPSY2015-120, RECONF2015-70 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.398(VLD), no.399(CPSY), no.400(RECONF) |
| ページ範囲 | pp.91-96 |
| ページ数 | 6 |
| 発行日 | 2016-01-12 (VLD, CPSY, RECONF) |
[研究会発表申込システムのトップページに戻る]