講演抄録/キーワード |
講演名 |
2015-12-03 10:50
FPGAのオンチップ遅延測定における温度影響補正の検討 ○喜納 猛・三宅庸資・佐藤康夫・梶原誠司(九工大) VLD2015-63 DC2015-59 |
抄録 |
(和) |
フィールドでVLSIの遅延テストするための手段として,チップ上に搭載したユーザ論理回路のパス遅延を可変なテストタイミングを用いて測定する手法が提案されている.しかし,測定される遅延値はテスト時の温度影響により変動するため,温度が一定ではない異なるテスト時刻の遅延値の比較をすることができない.そのため,測定遅延値に対する温度影響の補正処理が必要となる.本論文では,FPGAに遅延測定回路を搭載し,テスト時の温度変動が測定遅延値に与える影響について評価する.そして,テスト時の温度に依存しない遅延測定の実現のため,オンチップ遅延測定における温度影響補正について検討する. |
(英) |
As a means for delay testing for VLSIs in field, a measurement method of a path delay for a logic circuit using variable test timing has been proposed. However, the measured delay in the field is varied by temperature at test, because the temperature affects the circuit delay in the chip. Correction of influence by temperature variation upon the delay is required in order to compare the measured delay at different times. In this paper, the influence of the temperature during testing on the measured delay value is evaluated using a delay measurement circuit in an FPGA. Then, this paper proposes a correction technique of temperature influence on the measured delay using on-chip delay measurement, in order to realize delay measurement which does not depend on the temperature during testing in the field. |
キーワード |
(和) |
FPGA / 論理BIST / 遅延測定 / 可変テストタイミング / / / / |
(英) |
FPGA / Logic BIST / Delay measurement / Variable test timing / / / / |
文献情報 |
信学技報, vol. 115, no. 339, DC2015-59, pp. 165-170, 2015年12月. |
資料番号 |
DC2015-59 |
発行日 |
2015-11-24 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2015-63 DC2015-59 |