講演抄録/キーワード |
講演名 |
2015-12-03 10:50
DVFS下のL1 High Power/Low Powerキャッシュ切替による消費エネルギー削減 ○齋藤 郁・小林良太郎(豊橋技科大)・嶋田 創(名大) CPSY2015-72 |
抄録 |
(和) |
キャッシュメモリは,CPUとメインメモリのアクセス速度の差を埋めるために用いられ,昨今のCPUを構成する上で必要不可欠な要素となっている.しかし,キャッシュメモリは動作に伴うエネルギー消費が大きく,CPUの消費エネルギーの中で大きな割合を占める.
CPUの消費エネルギー削減手法として,動的電圧周波数制御(DVFS)が存在する.しかしながら,キャッシュはSRAMの特性上,コアに対して電圧を変更可能な範囲が小さいため,消費エネルギーの削減がコアよりも少ない.そこで,設計の段階から速度と消費電力が異なるキャッシュを準備し,DVFSのレンジの切り替えに応じてキャッシュの利用を切り替えることで,キャッシュの消費エネルギーのさらなる削減が可能であると考えた.
提案では,DVFSのレンジの切り替えに合わせて,階層キャッシュの構成を低消費電力・低速なキャッシュメモリへ優先的にアクセスするものに切り替え,消費エネルギーの削減を図る. |
(英) |
Current CPU utilizes cache memory for decreasing an access speed gap between CPU and main memory.
But the cache occupies a large part of the processor energy consumption. Furthermore, due to SRAM characteristic, cache cannot reduce supply voltage compared to CPU core so that DVFS cannot reduce much cache energy. So, we thought that we can reduce further cache energy consumption by preparing different power and speed design cache and switches them in proportion to DVFS activity.
Our proposal reduces energy by modifying cache hierarchy to prioritizing low-power and low-speed cache in proportion to DVFS activity. |
キーワード |
(和) |
キャッシュ消費エネルギー削減 / DVFS / キャッシュメモリ / L1 High Power/Low Power Cache / / / / |
(英) |
Cache Energy Consumption Reduction / DVFS / Cache Memory / L1 High Power/Low Power Cache / / / / |
文献情報 |
信学技報, vol. 115, no. 342, CPSY2015-72, pp. 63-68, 2015年12月. |
資料番号 |
CPSY2015-72 |
発行日 |
2015-11-24 (CPSY) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
CPSY2015-72 |