講演抄録/キーワード |
講演名 |
2015-06-20 16:15
少構成メモリ論理セルSLM向けテクノロジマッピング手法の検討 ○荒木 亮・飯田全広・尼崎太樹・久我守弘・末吉敏則(熊本大) RECONF2015-27 |
抄録 |
(和) |
現在,FPGA(Field Programmable Gate Array)の論理セルとして広く用いられているLUT(Look-Up Table)は任意の論理関数を実装することが可能であるが,入力数に応じてメモリのビット数が指数関数的に増加する.我々は回路中に出現する論理関数の特徴に着目し,少メモリで論理関数を実装可能なSLM(Scalable Logic Module)アーキテクチャを提案している.SLMはシャノン展開を利用した階層構造をとることで,少構成メモリ数で入力数の拡張が可能である反面,同入力のLUTに比べ実装できる論理関数の種類に制約があり,テクノロジマッピング後の論理セル数が多くなる傾向がある.本稿では,SLMを対象としたテクノロジマッピング手法として,LUTを対象としたマッピングアルゴリズムをベースに,(a)論理フィルタ,(b)関数分解手法,(c)論理フィルタ+関数分解手法を適用する.その結果,(c)論理フィルタ+関数分解手法は,(a)論理フィルタに対し, 論理セル数が8%改善された. |
(英) |
In order to implement logic functions, conventional field-programmable gate arrays (FPGAs) employs look-up tables (LUTs) as programmable logic cells. Although, a k-input LUT can implement any k-input logic function, it needs a large amount of configuration memory. In our previous work, we have proposed scalable logic modules (SLMs) based on Shannon's expansion. SLMs can expand its input width with less configuration memory. On the other hand, the number of SLM logic cell is larger than LUTs after technology mapping. In this paper, we evaluate 3 technology mapping methods for the SLM. They are (a)logic filter, (b)functional decomposition, (c)both logic filter and functional decomposition. As a result, the number of logic cell of (c)both logic filter and functional decomposition is 8% less than (a)logic filter. |
キーワード |
(和) |
FPGA / 論理セル / SLM / テクノロジマッピング / シャノン展開 / / / |
(英) |
FPGA / logic cell / Scalable Logic Module / technology mapping / SLM / Shannon's expansion / / |
文献情報 |
信学技報, vol. 115, no. 109, RECONF2015-27, pp. 147-152, 2015年6月. |
資料番号 |
RECONF2015-27 |
発行日 |
2015-06-12 (RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
査読に ついて |
本技術報告は査読を経ていない技術報告であり,推敲を加えられていずれかの場に発表されることがあります. |
PDFダウンロード |
RECONF2015-27 |