| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-06-19 16:25 FPGAを用いた世界最速のソーティングハードウェアの実現に向けた試み ○小林諒平・吉瀬謙二（東工大）  RECONF2015-12 |
|
| 抄録 | （和） | ソーティングはデータベース，画像処理，データ圧縮といった様々なアプリケーションで必要とされる非常に重要な計算カーネルであり，FPGAを用いた様々な高速化の手法が研究されている．FPGAを用いたアクセラレータは，アプリケーションに特化した演算パイプラインとデータ供給機構を実現する回路をFPGA上に実装することにより，CPUやGPUと比較して高い演算性能を達成できる．本稿では，FPGAを用いた世界最速のソーティングハードウェアの実現に向けたアプローチを紹介し，関連研究と比較して我々の現状のシステムの位置づけを議論する．そしてソーティングハードウェアの高速化手法と性能モデルから，関連研究のシステムの約半分のハードウェア量でほぼ同等の性能を達成できる構成を導き出した． |
| （英） | Sorting is an extremely important computation kernel that has been accelerated by using FPGAs in a lot of fields, such as databases, image processing, data compression, etc. FPGA-based accelerators can achieve higher computation performance than CPUs and GPUs, because designers can implement circuits that realize application-specific pipelined hardware and data supply system. In this paper, we introduce several approaches to realize the fastest FPGA-based sorting hardware in the world, and discuss our present system compared with the prior work. According to these approaches and the performance model, we figure out how to design the sorting hardware, whose performance is equal to that of the prior work, with the half of the hardware resources. | |
| キーワード | （和） | FPGA / アクセラレータ / ソーティング / / / / / |
| （英） | FPGA / Accelerator / Sorting / / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 109, RECONF2015-12, pp. 65-70, 2015年6月. | |
| 資料番号 | RECONF2015-12 | |
| 発行日 | 2015-06-12 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| 査読に ついて |
本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります． | |
| PDFダウンロード | RECONF2015-12 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2015-06-19 - 2015-06-20 |
| 開催地（和） | 京都大学 |
| 開催地（英） | Kyoto University |
| テーマ（和） | 「十周年記念研究会」 リコンフィギャラブルシステム、一般 |
| テーマ（英） | the 10th anniversary celebration of RECONF: Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2015-06-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | FPGAを用いた世界最速のソーティングハードウェアの実現に向けた試み |
| サブタイトル（和） | |
| タイトル（英） | Towards the Fastest FPGA-based Sorting Hardware in the World |
| サブタイトル（英） | |
| キーワード(1)（和/英） | FPGA / FPGA |
| キーワード(2)（和/英） | アクセラレータ / Accelerator |
| キーワード(3)（和/英） | ソーティング / Sorting |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小林 諒平 / Ryohei Kobayashi / コバヤシ リョウヘイ |
| 第1著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第2著者 氏名（和/英/ヨミ） | 吉瀬 謙二 / Kenji Kise / キセ ケンジ |
| 第2著者 所属（和/英） | 東京工業大学 (略称： 東工大) Tokyo Institute of Technology (略称： Tokyo Tech) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-06-19 16:25:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2015-12 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.109 |
| ページ範囲 | pp.65-70 |
| ページ数 | 6 |
| 発行日 | 2015-06-12 (RECONF) |
[研究会発表申込システムのトップページに戻る]