| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2015-06-19 11:35 SOTB技術で試作した三つ目のFlex Power FPGAチップの評価 ○日置雅和・小笠原泰弘・小池汎平（産総研）  RECONF2015-3 |
|
| 抄録 | （和） | 本論文では，しきい値電圧の変化幅が非常に大きいことを特徴とするSilicon on Thin BOX（SOTB）技術で試作した三つ目のFlex Power FPGAチップの評価結果について報告する．試作チップはフットプリントの縮小を目的とし，デザイン寸法の縮小と基板バイアス回路の見直しにより従来と比較してFPGAタイルを2.25倍集積することができた．また，32ビットバイナリカウンタ回路を実装した試作チップの電力削減効果についても言及する． |
| （英） | This paper reports the evaluation of the third Flex Power FPGA chip in SOTB technology. Fabricated chip aims to shrink an FPGA tile footprint. 2.25 times FPGA tiles can be integrated compared to previously fabricated chip by reducing design margins and by redesigning back bias circuits. Moreover, power reduction efficiency of fabricated chip is referred in case that a 32bit binary counter circuit is implemented. | |
| キーワード | （和） | Silicon On Thin BOX / SOTB / Flex Power FPGA / FPGA / / / / |
| （英） | Silicon On Thin BOX / SOTB / Flex Power FPGA / FPGA / / / / | |
| 文献情報 | 信学技報, vol. 115, no. 109, RECONF2015-3, pp. 13-16, 2015年6月. | |
| 資料番号 | RECONF2015-3 | |
| 発行日 | 2015-06-12 (RECONF) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| 査読に ついて |
本技術報告は査読を経ていない技術報告であり，推敲を加えられていずれかの場に発表されることがあります． | |
| PDFダウンロード | RECONF2015-3 |
|
| 研究会情報 | |
| 研究会 | RECONF |
| 開催期間 | 2015-06-19 - 2015-06-20 |
| 開催地（和） | 京都大学 |
| 開催地（英） | Kyoto University |
| テーマ（和） | 「十周年記念研究会」 リコンフィギャラブルシステム、一般 |
| テーマ（英） | the 10th anniversary celebration of RECONF: Reconfigurable Systems, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | RECONF |
| 会議コード | 2015-06-RECONF |
| 本文の言語 | 日本語 |
| タイトル（和） | SOTB技術で試作した三つ目のFlex Power FPGAチップの評価 |
| サブタイトル（和） | |
| タイトル（英） | Evaluation of the third Flex Power FPGA chip in SOTB technology |
| サブタイトル（英） | |
| キーワード(1)（和/英） | Silicon On Thin BOX / Silicon On Thin BOX |
| キーワード(2)（和/英） | SOTB / SOTB |
| キーワード(3)（和/英） | Flex Power FPGA / Flex Power FPGA |
| キーワード(4)（和/英） | FPGA / FPGA |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 日置 雅和 / Masakazu Hioki / ヒオキ マサカズ |
| 第1著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第2著者 氏名（和/英/ヨミ） | 小笠原 泰弘 / Yasuhiro Ogasahara / オガアハラ ヤスヒロ |
| 第2著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第3著者 氏名（和/英/ヨミ） | 小池 汎平 / Hanpei Koike / コイケ ハンペイ |
| 第3著者 所属（和/英） | 産業技術総合研究所 (略称： 産総研) National Institute of Advanced Industrial Science and Technology (略称： AIST) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2015-06-19 11:35:00 |
| 発表時間 | 25分 |
| 申込先研究会 | RECONF |
| 資料番号 | RECONF2015-3 |
| 巻番号（vol） | vol.115 |
| 号番号（no） | no.109 |
| ページ範囲 | pp.13-16 |
| ページ数 | 4 |
| 発行日 | 2015-06-12 (RECONF) |
[研究会発表申込システムのトップページに戻る]