講演抄録/キーワード |
講演名 |
2015-01-30 09:30
FLOPS-2Dの低レベル通信制御機構の実装と性能評価 ○喜屋武克樹・新垣 誠・平井裕介・仲宗根宏貴(琉球大)・藤田直行(JAXA)・天野英晴(慶大)・長名保範(琉球大) VLD2014-134 CPSY2014-143 RECONF2014-67 |
抄録 |
(和) |
FLOPS-2Dは計算流体力学のアクセラレータのプロトタイプとして開発されたマルチFPGA計算機システムであり、メモリとFPGAを搭載したボードを高速シリアルリンクで複数接続した構成になっている。これにより、大規模な数値 計算パイプラインを複数のFPGAにまたがって実装することを目指しているが、シリアルリンクを介したデータ通信ではボード間のクロック周波数の差異や伝送遅延などが送受信を行ううえで問題になる。また、各ボードは電源投入後個別に初期化されるため、システム全体で連携してスタートアップを行う仕組みが必要になる。しかし、これらの仕組みはまだ実装されておらず実際にシステムを稼働させるには至っていない。そこで、本研究ではシリア
ルリンクを介した通信の管理機構とスタートアップの機能を開発、実装した。実装した機能はシミュレーションと実機でのテストで評価を行い、正常に動作していることを確認することができた。 |
(英) |
FLOPS-2D is a multiple-FPGA computer system that consists of several FLOPS boards. Each FLOPS board has one FPGA, memory modules and 4 high-speed serial links to connect the boards to each other. Because each FLOPS board has its own clock oscillator, slight differences of their frequencies becomes a problem on sending and receiving data between the boards. In addition, each FPGA is configured and reset individually so they need mechanism to start up after the links had established. In this report, the design and implementation of communication and start-up mechanism are shown. The mechanisms had verified by both simulation on 3x3 system and a real system of 2x2. |
キーワード |
(和) |
FLOPS-2D / FPGA / カスタム計算機 / 高速シリアルリンク / / / / |
(英) |
FLOPS-2D / FPGA / Custom Computer / High-speed Serial Link / / / / |
文献情報 |
信学技報, vol. 114, no. 428, RECONF2014-67, pp. 139-143, 2015年1月. |
資料番号 |
RECONF2014-67 |
発行日 |
2015-01-22 (VLD, CPSY, RECONF) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2014-134 CPSY2014-143 RECONF2014-67 |