講演抄録/キーワード |
講演名 |
2014-11-26 09:15
タイミングエラーへの耐性を持つフリップフロップ設計 ○鈴木大渡・史 又華・戸川 望(早大)・宇佐美公良(芝浦工大)・柳澤政生(早大) VLD2014-79 DC2014-33 |
抄録 |
(和) |
集積回路の微細化の影響により,回路のばらつきが大きくなっており,設計に必要な電源電圧やクロック周波数のマージンが増大している.マージンの緩和のため,タイミングエラーへの耐性を持つ回路の構造が盛んに研究されている.
本稿では,フリップフロップの動作とラッチの動作を動的に切り替えることによりタイミングエラー耐性を実現するTime Borrowing Flip-Flop(TBFF) のトランジスタレベルの構造を2通り提案した.また,HSPICE
シミュレーションによる評価を行い,従来手法と比較して消費エネルギーを最大20.6%削減できることを示した. |
(英) |
Under the influence of the miniaturization of the integrated circuit, the variation of the operation condition of the circuit becomes bigger, and margins of the supply voltage and the clock frequency necessary for a design increase. For the mitigation of the margin, the structure of the circuit with the timing error tolerance is studied flourishingly.
In this paper, we propose two new Time Borrowing Flip-Flops (TBFF) in transistor level to realize timing error tolerance by switching from flip-flop to latch dynamically. HSPICE simulation results show that the proposed TBFF can achieve up to 28.1% power reduction when compared with existing works. |
キーワード |
(和) |
フリップフロップ / PVTばらつき / 安全マージン / タイムボローイング / タイミングエラー / / / |
(英) |
flip-flop / PVT variation / safety margin / time-borrowing / timing error / / / |
文献情報 |
信学技報, vol. 114, no. 328, VLD2014-79, pp. 45-50, 2014年11月. |
資料番号 |
VLD2014-79 |
発行日 |
2014-11-19 (VLD, DC) |
ISSN |
Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 |
著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) |
PDFダウンロード |
VLD2014-79 DC2014-33 |