| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-10-10 14:15 ALUカスケーディングと3-wayインオーダ実行を併用したメニーコア向けプロセッサ・コアの検討 ○嶋田 創（名大）・小林良太郎（豊橋技科大）  CPSY2014-53 |
|
| 抄録 | （和） | メニーコア・プロセッサに採用されるプロセッサ・コアは面積/エネルギー性能比の良さから高性能組み込 みプロセッサ・コアの流用した2-way インオーダ実行が多い。しかしながら、近年の高性能組み込みコアは性能向上 を目的として2-way アウトオブオーダ実行に拡張される傾向にあるが、アウトオブオーダ実行に付随する回路が必要 となるため、面積/エネルギー性能比が落ちることが考えられる。本論文ではインオーダ実行を拡張する形で、メニー コア・プロセッサに向けた面積/エネルギー性能比の良いプロセッサ・コアについて検討を行った。一般的に、データ 依存によって3-way インオーダ実行の有効性はほぼ無いことが知られているが、近年のプロセッサでは回路として動 作可能なクロック周波数の上限を使うことが少ないことを考え、1 クロック・サイクル中に複数のALU 演算を行う ALU cascading を用いることでこの制限を打破する。提案の有用性を確認するため、SPEC CPU 2000 の整数ベンチ マークを用いて提案するALU cascading を用いた3-way インオーダ実行と2-way アウトオブオーダ実行の性能を比 較した。インオーダ実行によって、アウトオブオーダ実行で必要となるパイプライン・ステージが不要となり、提案 構成のパイプライン段数が2 段削減された場合、提案構成の方が性能が高くなることが確認できた。 |
| （英） | Recent many-core processor frequently utilizes 2-way in-order execution core which is diverted from high-performance embedded processor core due to good area / energy efficiency. However, current high-performance embedded processor core aims to extend itself to 2-way out-of-order execution for performance. But it requires additional circuit required for out-of-order execution so that it degrades area / energy efficiency. In this paper, we discuss area / energy efficient processor core which is derived from in-order execution extension. Generally, there’s almost no effectiveness in 3-way in-order execution because the effectiveness is limited by data dependency. We consider to break this limitation by utilizing ALU cascading which executes several ALU arithmetic in one clock cycle. ALU cascading cannot apply around upper bound of operatable clock frequency, but current processor infrequently utilize upper bound of operatable clock frequency so that we thought there’s enough application chance. To confirm effectiveness of the proposal, we compared processor performance among proposed 3-way in-order execution with ALU cascading and 2-way out-of-order execution under SPEC CPU 2000 integer benchmarks. We confirmed that the proposal gives better performance compared to 2-way out-of-order if the proposed core has 2 stage shorter pipeline due to in-order execution. |
|
| キーワード | （和） | プロセッサ・アーキテクチャ / 回路面積効率 / エネルギー効率 / / / / / |
| （英） | Processor architecture / Circuit area efficiency / Energy Efficiency / / / / / | |
| 文献情報 | 信学技報, vol. 114, no. 242, CPSY2014-53, pp. 37-42, 2014年10月. | |
| 資料番号 | CPSY2014-53 | |
| 発行日 | 2014-10-03 (CPSY) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | CPSY2014-53 |
|
| 研究会情報 | |
| 研究会 | CPSY |
| 開催期間 | 2014-10-10 - 2014-10-10 |
| 開催地（和） | 幕張メッセ国際会議場303会議室 |
| 開催地（英） | Meeting Room 303, International Conference Hall, Makuhari-Messe |
| テーマ（和） | ユーザを支えるコンピューティングおよび一般 |
| テーマ（英） | Computer Systems for User-centric Application |
| 講演論文情報の詳細 | |
| 申込み研究会 | CPSY |
| 会議コード | 2014-10-CPSY |
| 本文の言語 | 日本語 |
| タイトル（和） | ALUカスケーディングと3-wayインオーダ実行を併用したメニーコア向けプロセッサ・コアの検討 |
| サブタイトル（和） | |
| タイトル（英） | Study of Processor Core for Many-core Architecture Combining ALU Cascading and 3-way In-order Execution |
| サブタイトル（英） | |
| キーワード(1)（和/英） | プロセッサ・アーキテクチャ / Processor architecture |
| キーワード(2)（和/英） | 回路面積効率 / Circuit area efficiency |
| キーワード(3)（和/英） | エネルギー効率 / Energy Efficiency |
| キーワード(4)（和/英） | / |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 嶋田 創 / Hajime Shimada / シマダ ハジメ |
| 第1著者 所属（和/英） | 名古屋大学 (略称： 名大) Nagoya Univerisity (略称： Nagoya Univ.) |
| 第2著者 氏名（和/英/ヨミ） | 小林 良太郎 / Ryotaro Kobayashi / コバヤシ リョウタロウ |
| 第2著者 所属（和/英） | 豊橋技術科学大学 (略称： 豊橋技科大) Toyohashi University of Technology (略称： Toyohashi Univ. of Tech.) |
| 第3著者 氏名（和/英/ヨミ） | / / |
| 第3著者 所属（和/英） | (略称： ) (略称： ) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-10-10 14:15:00 |
| 発表時間 | 25分 |
| 申込先研究会 | CPSY |
| 資料番号 | CPSY2014-53 |
| 巻番号（vol） | vol.114 |
| 号番号（no） | no.242 |
| ページ範囲 | pp.37-42 |
| ページ数 | 6 |
| 発行日 | 2014-10-03 (CPSY) |
[研究会発表申込システムのトップページに戻る]