お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-06-12 11:15
高速シリアル通信を用いた3次元FPGAの検討
梶原拓也尼崎太樹飯田全広久我守弘末吉敏則熊本大RECONF2014-7
抄録 (和) LSI(Large Scale Integration)の性能向上の手段として,微細化に依存しない 3次元積層技術が注目を集めている.垂直配線として用いるTSV(Through Silicon Via)はトランジスタと比較して面積が非常に大きく,TSVを配置する個数と実装面積にはトレードオフの関係が存在する.特にFPGA(Field Programmable Gate Array)は配線量が非常に多いため,水平配線と同様の配線数をTSVで実現するのは現実的ではない.我々の研究グループではFace-down方式を用いたコンパクトな3次元FPGAを提案しているが(ベースFPGAとよぶ),積層数が2層に限定されていた.そこで本論文では複数のベースFPGAをFace-up方式で積層し,層間の通信に高速シリアル通信方式を用いることで伝送網をTSVで実現する.これより,TSVの個数をおさえながらも層間の転送レートを増やし,FPGAの性能改善を目指す.本評価より2 次元FPGAと比較して提案3次元FPGAは面積を最大で60%削減することができた. 
(英) The three-dimensional (3D) integrated circuit technology is expected to continually improve the LSI (Large Scale Integration) performance when the process miniaturization closing to the physical limitation. How-ever, because the TSV (Through Silicon Via) that used to make the inter-layer vertical connection has much larger area than the transistor, there is a tradeoff between the connectivity and the area overhead. Especially the FPGA (Field Programmable Gate Array) requires large amount of routing resources, it is unrealistic to make the same number of connections vertically as horizontal connections. We have proposed a two-layer compact 3D FPGA with the face-down integration (the base FPGA) method in a previous research. In this paper, we stack multiple base FPGAs with the face-up method, and propose inter-layer high-speed communications with TSV serial connections. The proposed architecture improves FPGA performance by using only few TSVs. The evaluation results show that the proposed 3D FPGA reduces 60% area at the maximum when compared with a 2D FPGA.
キーワード (和) 3次元FPGA / 高速シリアル通信 / TSV / / / / /  
(英) 3D-FPGA / High speed serial communication / TSV / / / / /  
文献情報 信学技報, vol. 114, no. 75, RECONF2014-7, pp. 31-36, 2014年6月.
資料番号 RECONF2014-7 
発行日 2014-06-04 (RECONF) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード RECONF2014-7

研究会情報
研究会 RECONF  
開催期間 2014-06-11 - 2014-06-12 
開催地(和) 片平さくらホール 
開催地(英) Katahira Sakura Hall 
テーマ(和) リコンフィギャラブルシステム、一般 
テーマ(英) Reconfigurable Systems, etc. 
講演論文情報の詳細
申込み研究会 RECONF 
会議コード 2014-06-RECONF 
本文の言語 日本語 
タイトル(和) 高速シリアル通信を用いた3次元FPGAの検討 
サブタイトル(和)  
タイトル(英) Three-dimensional FPGA Structure using High-speed Serial Communication 
サブタイトル(英)  
キーワード(1)(和/英) 3次元FPGA / 3D-FPGA  
キーワード(2)(和/英) 高速シリアル通信 / High speed serial communication  
キーワード(3)(和/英) TSV / TSV  
キーワード(4)(和/英) /  
キーワード(5)(和/英) /  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 梶原 拓也 / Takuya Kajiwara / カジワラ タクヤ
第1著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第2著者 氏名(和/英/ヨミ) 尼崎 太樹 / Motoki Amagasaki / アマガサキ モトキ
第2著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第3著者 氏名(和/英/ヨミ) 飯田 全広 / Masahiro Iida / イイダ マサヒロ
第3著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第4著者 氏名(和/英/ヨミ) 久我 守弘 / Morihiro Kuga / クガ モリヒロ
第4著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第5著者 氏名(和/英/ヨミ) 末吉 敏則 / Toshinori Sueyoshi / スエヨシ トシノリ
第5著者 所属(和/英) 熊本大学 (略称: 熊本大)
Kumamoto University (略称: Kumamoto Univ.)
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2014-06-12 11:15:00 
発表時間 25分 
申込先研究会 RECONF 
資料番号 RECONF2014-7 
巻番号(vol) vol.114 
号番号(no) no.75 
ページ範囲 pp.31-36 
ページ数
発行日 2014-06-04 (RECONF) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会