| 電子情報通信学会 研究会発表申込システム 講演論文 詳細 |
技報閲覧サービス [ログイン] 技報アーカイブ |
| トップに戻る | 前のページに戻る | [Japanese] / [English] |
| 講演抄録／キーワード | ||
| 講演名 | 2014-02-10 10:30 DCSTP回路に対する最適電力テストパターン順序付け手法 ○小河 亮・岩田大志・山口賢一（奈良高専）  DC2013-82 |
|
| 抄録 | （和） | VLSIのテスト時にはオーバーテストを防ぐために消費電力を通常動作時程度にする必要がある．テスト時の電力が高いとテスト時に発生するIRドロップによる動作遅延が大きくなり，通常動作時程度の電力で動作させる場合は問題のないVLSIを廃棄し歩留まりが悪化する．一方でテスト時の電力が低いと通常動作時程度の電力で動作することを保証できない．そのため通常動作時程度の電力でテストすることが求められる．そこで本稿ではDCSTP回路を適用した回路に対して，テストパターンを順序付けることでテスト時のスイッチング電力を任意に制御する手法を提案する．実験結果ではITC'99ベンチマーク回路に対して提案手法を適用し，提案手法を評価した結果電力が制御できることを示した． |
| （英） | The power consumption of Very Large Scale Integrated circuit (VLSI) testing is a significant problem. The VLSI should be tested on the same level with the functional power to prevent under-test and over-test. In this paper, we propose a test method controlling the switching power with ordering the test patterns. In our proposed test method, the ordered test sequence is applied for the Deterministic Circular Self Test Path which achieves the 100% fault efficiency. We performed the algorithm to the ITC'99 benchmark circuits and evaluated the toggle rate of successive test patterns. Experimental results showed that the suitable power consumption test specified with a given threshold was achieved. | |
| キーワード | （和） | DCSTP / テスト時電力 / テストパターン順序付け / スイッチング電力 / / / / |
| （英） | Deterministic Circular Self Test Path / test power consumption / test pattern ordering / switching activity / / / / | |
| 文献情報 | 信学技報, vol. 113, no. 430, DC2013-82, pp. 19-24, 2014年2月. | |
| 資料番号 | DC2013-82 | |
| 発行日 | 2014-02-03 (DC) | |
| ISSN | Print edition: ISSN 0913-5685 Online edition: ISSN 2432-6380 | |
| 著作権に ついて |
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します．(許諾番号：10GA0019/12GB0052/13GB0056/17GB0034/18GB0034) | |
| PDFダウンロード | DC2013-82 |
|
| 研究会情報 | |
| 研究会 | DC |
| 開催期間 | 2014-02-10 - 2014-02-10 |
| 開催地（和） | 機械振興会館 |
| 開催地（英） | Kikai-Shinko-Kaikan Bldg. |
| テーマ（和） | VLSI設計とテストおよび一般 |
| テーマ（英） | VLSI Design and Test, etc. |
| 講演論文情報の詳細 | |
| 申込み研究会 | DC |
| 会議コード | 2014-02-DC |
| 本文の言語 | 日本語 |
| タイトル（和） | DCSTP回路に対する最適電力テストパターン順序付け手法 |
| サブタイトル（和） | |
| タイトル（英） | Suitable Power-Aware Test Pattern Ordering for Deterministic Circular Self Test Path |
| サブタイトル（英） | |
| キーワード(1)（和/英） | DCSTP / Deterministic Circular Self Test Path |
| キーワード(2)（和/英） | テスト時電力 / test power consumption |
| キーワード(3)（和/英） | テストパターン順序付け / test pattern ordering |
| キーワード(4)（和/英） | スイッチング電力 / switching activity |
| キーワード(5)（和/英） | / |
| キーワード(6)（和/英） | / |
| キーワード(7)（和/英） | / |
| キーワード(8)（和/英） | / |
| 第1著者 氏名（和/英/ヨミ） | 小河 亮 / Ryo Ogawa / オガワ リョウ |
| 第1著者 所属（和/英） | 奈良工業高等専門学校 (略称： 奈良高専) Nara National College of Technology (略称： NNCT) |
| 第2著者 氏名（和/英/ヨミ） | 岩田 大志 / Hiroshi Iwata / イワタ ヒロシ |
| 第2著者 所属（和/英） | 奈良工業高等専門学校 (略称： 奈良高専) Nara National College of Technology (略称： NNCT) |
| 第3著者 氏名（和/英/ヨミ） | 山口 賢一 / Ken'ichi Yamaguchi / ヤマグチ ケンイチ |
| 第3著者 所属（和/英） | 奈良工業高等専門学校 (略称： 奈良高専) Nara National College of Technology (略称： NNCT) |
| 第4著者 氏名（和/英/ヨミ） | / / |
| 第4著者 所属（和/英） | (略称： ) (略称： ) |
| 第5著者 氏名（和/英/ヨミ） | / / |
| 第5著者 所属（和/英） | (略称： ) (略称： ) |
| 第6著者 氏名（和/英/ヨミ） | / / |
| 第6著者 所属（和/英） | (略称： ) (略称： ) |
| 第7著者 氏名（和/英/ヨミ） | / / |
| 第7著者 所属（和/英） | (略称： ) (略称： ) |
| 第8著者 氏名（和/英/ヨミ） | / / |
| 第8著者 所属（和/英） | (略称： ) (略称： ) |
| 第9著者 氏名（和/英/ヨミ） | / / |
| 第9著者 所属（和/英） | (略称： ) (略称： ) |
| 第10著者 氏名（和/英/ヨミ） | / / |
| 第10著者 所属（和/英） | (略称： ) (略称： ) |
| 第11著者 氏名（和/英/ヨミ） | / / |
| 第11著者 所属（和/英） | (略称： ) (略称： ) |
| 第12著者 氏名（和/英/ヨミ） | / / |
| 第12著者 所属（和/英） | (略称： ) (略称： ) |
| 第13著者 氏名（和/英/ヨミ） | / / |
| 第13著者 所属（和/英） | (略称： ) (略称： ) |
| 第14著者 氏名（和/英/ヨミ） | / / |
| 第14著者 所属（和/英） | (略称： ) (略称： ) |
| 第15著者 氏名（和/英/ヨミ） | / / |
| 第15著者 所属（和/英） | (略称： ) (略称： ) |
| 第16著者 氏名（和/英/ヨミ） | / / |
| 第16著者 所属（和/英） | (略称： ) (略称： ) |
| 第17著者 氏名（和/英/ヨミ） | / / |
| 第17著者 所属（和/英） | (略称： ) (略称： ) |
| 第18著者 氏名（和/英/ヨミ） | / / |
| 第18著者 所属（和/英） | (略称： ) (略称： ) |
| 講演者 | 第1著者 |
| 発表日時 | 2014-02-10 10:30:00 |
| 発表時間 | 25分 |
| 申込先研究会 | DC |
| 資料番号 | DC2013-82 |
| 巻番号（vol） | vol.113 |
| 号番号（no） | no.430 |
| ページ範囲 | pp.19-24 |
| ページ数 | 6 |
| 発行日 | 2014-02-03 (DC) |
[研究会発表申込システムのトップページに戻る]