お知らせ 2023年度・2024年度 学生員 会費割引キャンペーン実施中です
お知らせ 技術研究報告と和文論文誌Cの同時投稿施策(掲載料1割引き)について
お知らせ 電子情報通信学会における研究会開催について
お知らせ NEW 参加費の返金について
電子情報通信学会 研究会発表申込システム
講演論文 詳細
技報閲覧サービス
[ログイン]
技報アーカイブ
 トップに戻る 前のページに戻る   [Japanese] / [English] 

講演抄録/キーワード
講演名 2014-02-10 09:50
非同期式QDI回路における任意の故障に対する検出手法
水谷早苗岩田大志山口賢一奈良高専DC2013-81
抄録 (和) VLSI の製造プロセスの微細化に伴い,非同期式回路が注目されている.非同期式回路の実現方法として, 同期式回路から非同期式回路へ変換する手法が提案されている.本稿では,この同期-非同期変換によって実現された 非同期式 QDI(Quasi Delay Insensitive) 回路に対する DFT 手法およびテスト手法を提案する.既存手法のテストは, 変換によって非冗長となる故障が検出できないという問題がある.提案手法では,縮退故障を故障の箇所に応じて 5 つに分類し,それぞれのタイプに対して DFT を行うことで 100% の故障検出率を保証する.評価実験では,ベンチ マーク回路に対して提案手法を適用し 100% を達成することを確認した.また,DFT による面積の増加率も検証した. 
(英) With the advances of semiconductor process technologies, synchronous circuits have serious problems of thr clock. Asynchronous circuits can solove the problems of synchronous design. Synchronous-asynchronous converted techniques have been proposed as a method for implementing asynchronous circuits. This paper focuses on testing QDI asynchronous circuits converted from synchronous ones. Previous methods cannot detect faults to be irredundant by converted. We classified the faults to five types, and proposed DFT method in according to the each fault type. In the experimental results the proposed method achieved 100% fault coverage, and the area overhead of the proposed method is evaluated.
キーワード (和) 非同期式回路 / 同期-非同期変換 / Quasi Delay Insensitive / テスト容易化設計 / テスト生成 / / /  
(英) asynchronous circuit / synchronous-asynchronous converted techniques / Quasi Delay Insensitive / design for testability / test generation / / /  
文献情報 信学技報, vol. 113, no. 430, DC2013-81, pp. 13-18, 2014年2月.
資料番号 DC2013-81 
発行日 2014-02-03 (DC) 
ISSN Print edition: ISSN 0913-5685    Online edition: ISSN 2432-6380
著作権に
ついて
技術研究報告に掲載された論文の著作権は電子情報通信学会に帰属します.(許諾番号:10GA0019/12GB0052/13GB0056/17GB0034/18GB0034)
PDFダウンロード DC2013-81

研究会情報
研究会 DC  
開催期間 2014-02-10 - 2014-02-10 
開催地(和) 機械振興会館 
開催地(英) Kikai-Shinko-Kaikan Bldg. 
テーマ(和) VLSI設計とテストおよび一般 
テーマ(英) VLSI Design and Test, etc. 
講演論文情報の詳細
申込み研究会 DC 
会議コード 2014-02-DC 
本文の言語 日本語 
タイトル(和) 非同期式QDI回路における任意の故障に対する検出手法 
サブタイトル(和)  
タイトル(英) A DFT Method to Achieve 100% Fault Coverage for QDI Asynchronous Circuit 
サブタイトル(英)  
キーワード(1)(和/英) 非同期式回路 / asynchronous circuit  
キーワード(2)(和/英) 同期-非同期変換 / synchronous-asynchronous converted techniques  
キーワード(3)(和/英) Quasi Delay Insensitive / Quasi Delay Insensitive  
キーワード(4)(和/英) テスト容易化設計 / design for testability  
キーワード(5)(和/英) テスト生成 / test generation  
キーワード(6)(和/英) /  
キーワード(7)(和/英) /  
キーワード(8)(和/英) /  
第1著者 氏名(和/英/ヨミ) 水谷 早苗 / Sanae Mizutani / ミズタニ サナエ
第1著者 所属(和/英) 奈良工業高等専門学校 (略称: 奈良高専)
Nara National College of Technology (略称: NNCT)
第2著者 氏名(和/英/ヨミ) 岩田 大志 / Hiroshi Iwata / イワタ ヒロシ
第2著者 所属(和/英) 奈良工業高等専門学校 (略称: 奈良高専)
Nara National College of Technology (略称: NNCT)
第3著者 氏名(和/英/ヨミ) 山口 賢一 / Ken'ichi Yamaguchi / ヤマグチ ケンイチ
第3著者 所属(和/英) 奈良工業高等専門学校 (略称: 奈良高専)
Nara National College of Technology (略称: NNCT)
第4著者 氏名(和/英/ヨミ) / /
第4著者 所属(和/英) (略称: )
(略称: )
第5著者 氏名(和/英/ヨミ) / /
第5著者 所属(和/英) (略称: )
(略称: )
第6著者 氏名(和/英/ヨミ) / /
第6著者 所属(和/英) (略称: )
(略称: )
第7著者 氏名(和/英/ヨミ) / /
第7著者 所属(和/英) (略称: )
(略称: )
第8著者 氏名(和/英/ヨミ) / /
第8著者 所属(和/英) (略称: )
(略称: )
第9著者 氏名(和/英/ヨミ) / /
第9著者 所属(和/英) (略称: )
(略称: )
第10著者 氏名(和/英/ヨミ) / /
第10著者 所属(和/英) (略称: )
(略称: )
第11著者 氏名(和/英/ヨミ) / /
第11著者 所属(和/英) (略称: )
(略称: )
第12著者 氏名(和/英/ヨミ) / /
第12著者 所属(和/英) (略称: )
(略称: )
第13著者 氏名(和/英/ヨミ) / /
第13著者 所属(和/英) (略称: )
(略称: )
第14著者 氏名(和/英/ヨミ) / /
第14著者 所属(和/英) (略称: )
(略称: )
第15著者 氏名(和/英/ヨミ) / /
第15著者 所属(和/英) (略称: )
(略称: )
第16著者 氏名(和/英/ヨミ) / /
第16著者 所属(和/英) (略称: )
(略称: )
第17著者 氏名(和/英/ヨミ) / /
第17著者 所属(和/英) (略称: )
(略称: )
第18著者 氏名(和/英/ヨミ) / /
第18著者 所属(和/英) (略称: )
(略称: )
第19著者 氏名(和/英/ヨミ) / /
第19著者 所属(和/英) (略称: )
(略称: )
第20著者 氏名(和/英/ヨミ) / /
第20著者 所属(和/英) (略称: )
(略称: )
講演者 第1著者 
発表日時 2014-02-10 09:50:00 
発表時間 25分 
申込先研究会 DC 
資料番号 DC2013-81 
巻番号(vol) vol.113 
号番号(no) no.430 
ページ範囲 pp.13-18 
ページ数
発行日 2014-02-03 (DC) 


[研究会発表申込システムのトップページに戻る]

[電子情報通信学会ホームページ]


IEICE / 電子情報通信学会